

DIGITAL ELECTRONICS

DR. MOHAMMAD
ABDEL-MAJEEED

DONE BY
REEM MUIN

 POWERUNIT 

Lecture1

Design Flow

Dr.Mohammad Abdel-Majeed
Assistant Professor
University of Jordan

Coping with Complexity

- How to design System-on-Chip?
 - Many millions (even billions!) of transistors
 - Tens to hundreds of engineers
- Structured Design
- Design Partitioning

سواء design ل code أو chip لازم يكون
في عنك خطوات .

Structured Design

اول اشئ لازم اعلمه اني آخذ
ال design وأقسمه د blocks



- _____: Divide and Conquer
 - Recursively system into modules
- _____:
 - Reuse modules wherever possible
 - Ex: Standard cell library
- _____: well-formed interfaces
 - Allows modules to be treated as black boxes
- _____:
 - Physical and temporal

Structural Decomposition of 4-b Adder

Structural Decomposition of 4-b Adder

- Easier to handle

* كنا نستخدمنا جواب ال Sum في ال Carry صواب .



Structural Hierarchy of 16-b Adder

Structural Hierarchy of 16-b Adder






Figure 1.25 Structural hierarchy of the 16-bit adder circuit.

Concepts of Regularity

- Regularity
 - decomposition into similar blocks
 - Example: parallel multiplication array



انت بنظر رشوا الحسن .

Figure 1.26 Regular design of (a) 2-1 MUX and (b) DFF, using inverters and tri-state buffers as basic building blocks.

Concepts of Modularity and Locality

- **Modularity**
 - Functional blocks have well-defined functions and interfaces
 - Each block can be designed independently and combined easily
 - Design process parallelized
- **Locality**
 - Ensures connections are mostly between neighboring modules
 - Delay minimized by avoiding long interconnect

كيف نبدأ عملية ال design :

Design Partitioning

- **Architecture:** User's perspective, what does it do?

- Instruction set, registers
- MIPS, x86, Alpha, PIC, ARM, ...

- **Microarchitecture**

- Single cycle, multicycle, pipelined, superscalar?

- **Logic:** how are functional blocks constructed

- Ripple carry, carry lookahead, carry select adders

- **Circuit:** how are transistors used

- Complementary CMOS, pass transistors, domino

- **Physical:** chip layout

- Datapaths, memories, random logic

* كل حد بيت الي تحته بي يكون

عامل Simulation وتأكيد

انه كل شي تمام.

* لازم يكون عندك معرفة سابقة ال Power


قديه بتكون وكذلك ال delay وغيرها،

وتكون النتائج قريبة للمتوقع ليكون كل شي تمام.

الشغل الي حوسبيه
بواي المادة.


أخر شي حنعمله بالمادة.

Flow of Circuit



More Simplified VLSI Design Flow

- Simplified design flow
 - Verification plays an important role in every step
 - Top-down and bottom-up approaches combined in the design process



Example 1.1 (1)

هناك هاي الأشياء جنوبي عننا بالنفصيل بعدين.

- **Problem:** Design of 1-bit full-adder circuit using 45 nm, twin-well CMOS technology
 - Specifications:
 - Propagation delay of sum and carry_out < 220 ps
 - Transition delay of sum and carry_out < 220 ps
 - Circuit area < $10 \mu\text{m}^2$
 - Dynamic power dissipation (@ $V_{DD} = 1.1\text{V}$ and $f_{max} = 500\text{MHz}$) < $20 \mu\text{W}$

* اول اشي بنطرحه هو ال truth table بعدين بنطرح المعادلات باستخدام k-maps

Example 1.1 (2)


- **Boolean Description**
 - Boolean Functions:
 - A, B = Two inputs
 - C = Carry in
 - $\text{sum_out} = ABC + AB'C' + A'B'C + A'C'B$
 - $\text{carry_out} = AB + AC + BC$
 - Alternatively, $\text{sum_out} = ABC + (A+B+C)(\text{carry_out})'$

Example 1.1 (2)

- Boolean Description

- Boolean Functions:

- A, B = Two inputs
 - C = Carry in
 - $sum_out = ABC + AB'C' + A'B'C + A'C'B$
 - $carry_out = AB + AC + BC$
 - Alternatively, $sum_out = ABC + (A+B+C)(carry_out)'$



A	B	C	sum_out	car
0	0	0	0	
0	0	1	1	
0	1	0	1	
0	1	1	0	
1	0	0	1	
1	0	1	0	
1	1	0	0	
1	1	1	1	

CMOS Digital Integrated Circuits - 1st Edition

Example 1.1 (3)

* ممكننا هوننا أقدر أكوني الـ *debut*
المتوقعة والـ *Power*




Figure 1.7 General schematic of the one-bit full-adder circuit

Example 1.1 (4)

- Transistor-level circuit
 - AND = Series-connected nMOS
 - OR = Parallel-connected nMOS
 - pMOS network = dual of nMOS network




Figure 1.8 Transistor-level schematic of the one-bit full-adder circuit.

Example 1.1 (6)

- Initial sizes
 - nMOS, $(W/L) = 90\text{nm}/50\text{nm}$
 - pMOS, $(W/L) = 90\text{nm}/50\text{nm}$
 - May need to be changed depending on performance




Figure 1.10. Simulated input and output waveforms of the full-adder circuit.

Example 1.1 (7)

- Timing constraint violation
 - sum_out and carry_out violate timing constraints
 - Worst-case delay 250 ps (> 220 ps)
 - Modification necessary

بحير لازم يعيد ليوصل للمطلوب.




Figure 1.11. Simulated output waveforms of the full adder with minimum transistor dimensions, showing the signal delay during one of the worst-case transitions.

Example 1.1 (8)

- Resizing transistors to improve design
 - is an iterative process
 - To meet timing specifications (W/L) of (n/p)MOS is increased




Figure 1.13. Simulated output waveforms of the full adder circuit with optimized transistor dimensions, showing signal propagation delay during the same worst-case transition.

Example 1.1 (8)

- Layout Design
 - Design rule checker (DRC) tool used to check violation of design rules
 - Parasitic capacitances and resistances extracted
- Design Verification
 - Extracted parasitics used to create SPICE input file
 - Simulation is run
- Simulation Results
 - Not all specifications met

Example 1.1 (9)

* انا الأسلاك مابدي يتقاطعون لازم أنجدهم
من بعض .

- New and compact layout for 1-bit full adder (optimized)
- Now, all the design specifications are satisfied
 - Propagation and transition (rise/fall) delay within 220 ps
 - Dynamic power dissipation = 4.9 μW ($<20\mu\text{W}$)
 - Area = $(2.04 \mu\text{m} \times 3.01 \mu\text{m}) = 6.14 \mu\text{m}^2$ ($<10 \mu\text{m}^2$)




Figure 1.12. Layout of the full-adder circuit, with optimized transistor dimensions.

8-bit Binary Adder (1)

- Obtained by cascading 8 full adders – called “carry ripple adder”
 - Speed limited by the delay of carry bits





Figure 1.15 Block diagram of a carry ripple adder chain consisting of 8 Full Adder (FA) blocks.




عدد مراحل
 $2^{65} = 32 + 32 + 1 = 32\text{-bit}$ * لا يربط في
 adder

8-bit Binary Adder (2)


$2^9 = 8 + 1$ (carry) عدد الاحتمالات الممكنة

- Simulation results
 - Sum bit of last adder stage is generated last
 - Overall delay as long as 0.7 ns

* input test جابج *
 * لا يربط في test جابج *



Y-Chart



الفرق بين logic lab و embedded lab : * logic lab : أنا ما بعمل برنامج بروج على ال Program memory يعمل ال Processor يعني بنبي ال hardware ، بنطيه ال design وهو شبك ال gates .
 * embedded lab : نكتب برنامج ونجمله ال machine code وبنبي بنطه ال Program memory وبعين بنفهم ال processor ، ال hardware ثابت يكون .

VLSI Design Styles

* NAND و NOR بقدر تعمل منم أي logic block (universal gates) .

← بيتكون من configurable logic blocks

- Field Programmable Gate Array (FPGA)
 - Consists of
 - I/O buffers
 - Array of configurable logic blocks (CLBs) → بقدر أبرمجها زي ما بيبي جوامع lookup tables
 - Programmable interconnect structure
 - Contains thousands of logic gates
 - Routing between CLBs and I/O blocks done by setting the configurable switch matrices
- Proper choice of design style is essential to delivering the product in time with low cost

مثل Intel ← Full-custom
 Semi-custom] → طريقين للحل
 → بتدل بسرعة → بتدل ال design على FPGA

Digital logic.

18/10/2021

Slide 26 :

- الفرق بين ال Full-custom وال Semi-custom :

1- ال Semi-custom أسرع لا تحتاج وقت أطول (fast time to market)

2- ال Semi-custom (FPGA) فيها hardware زيادة يمكنها أن تكون بمتاحه .

3- ال Full-custom بحسن ال area وبقال ال Power وال delay .


- مميزات ال FPGA :

1- او البرزايين كبير رح ناجحاً للأشبه ال design لأنه ال FPGA بتكون ملزم بعدر gate معين

واو تصميماً كان أكبر رح تحتاج اشئ أكبر وأغلى يمكنها اناسلك .

2- ال Full-Custom يحتاج فيها مصروف وموظفين كثير .

Field Programmable Gate Array (1)



* Configurable logic block *

Figure 1.27 General architecture of Xilinx FPGAs.

<https://www.youtube.com/watch?v=gUsHwi4M4xE>


Verilog Example

```
module fulladder(input a, b, c,
                 output s, cout);

    sum    s1(a, b, c, s);
    carry  c1(a, b, c, cout);
endmodule

module carry(input a, b, c,
             output cout)

    assign cout = (a&b) | (a&c) | (b&c);
endmodule
```



Gate-level Netlist(Synthesis)

```

module carry(input a, b, c,
              output cout)

```

```

    wire x, y, z;

```

```

    and g1(x, a, b);

```

```

    and g2(y, a, c);

```

```

    and g3(z, b, c);

```

```


    or g4(cout, x, y, z);

```

```



endmodule

```



Place and route 3 input gates

(8 cells) ليلا 8 ليلا lookup table 11



Circuit Design

- How should logic be implemented?
 - NANDs and NORs vs. ANDs and ORs?
 - Fan-in and fan-out?
 - How wide should transistors be?
 - These choices affect speed, area, power
 - Logic synthesis makes these choices for you
 - Good enough for many applications
 - Hand-crafted circuits are still better
- أي اشي بسويه بايدي اكيده احسن دايما.

→ الحل الاوسط بينوم (Full and semi-custom)

Standard-Cell Based Design (1)

يعمل بايدي الاساسيات بس مشاكل اشي.

- One of the most prevalent full custom design styles
 - Commonly used logic cells are optimized and developed
 - Several versions are stored in a standard library cell
 - Each cell is characterized by
 - Delay time vs. load capacitance
 - Circuit simulation model
 - Timing simulation model
 - Fault simulation model
 - Cell data for place-and-route
 - Mask data
- ضروري تكون
عالمهم

بمعاد الارتفاع يكون نفسه بس العرض عادي يكون مختلف

Standard-Cell Based Design (2)

- Each cell layout is designed with fixed height
 - Cells can be placed side-by-side
 - Routing of intercell connection is easy




Figure 1.37 A simplified floorplan of standard-cells based design.




Figure 1.36 A standard cell layout example.

- ◆ Floorplan for a standard-cell based design contains
 - I/O frame, cell rows
 - Channels between rows
 - channels may be reduced or removed if over-the-cell routing is done

Standard-Cell Based Design (3)

- Common bus may be incorporated if cells must share same input and/or output signals




Figure 1.38 Simplified floorplan of a standard cells based design, consisting of two separate blocks and a common signal bus.

Structured ASIC (

FPGA

Vs.

Standard Cell ASIC

مقارنة بين
FPGA
والـ
Standard
Cell

- ✓ ■ Easy to Design
- ✓ ■ Short Development Time
- ✓ ■ Low NRE Costs → التكلفة ثابتة
- Design Size Limited
- Design Complexity Limited
- Performance Limited
- High Power Consumption
- High Per-Unit Cost

- Difficult to Design
- Long Development Time
- High NRE Costs
- ✓ ■ Support Large Designs → يقدر يعمل التصميم أفضل
- ✓ ■ Support Complex Designs
- ✓ ■ High Performance
- ✓ ■ Low Power Consumption
- ✓ ■ Low Per-Unit Cost (at high volume)

Structured ASIC's Combine the Best of Both Worlds

- Generally speaking

- 100:33:1 ratio between the number of gates in a given area for _____
- ___:___:___ ratio for performance (based on clock frequency)
- ___:___:___ ratio for power

لشركة ياديد جديد مايزيد
هنا لا design

Full Custom Design (1)


- Design is done from scratch → **بيني كل اشئ من البداية**
 - Geometry, orientation and placement of every transistor done by designer
 - Development cost and time very high
 - "Design Reuse" becoming popular to reduce cost and time
 - Example of a true full custom design – design of memory cell (static or dynamic)

* بال custom - Full كل اشئ يكون ياديد ما يكون مقيد باشئ بس الفكرة بالوقت الطويل اللي بنحتاجه.

Full Custom Design (2)

- Full custom design rarely used due to high labor cost
 - Rather combination of different design styles are used to develop a chip

* مشا دايمًا كدال cores
نفس الحجم ونفس نوع
اشئ منيح يكون عندك تنوع
بأحجام ال cores ويكون في
small cores للأعمال البسيطة
و large cores للأعمال المعقدة



* بعد ال design وال layout لازم ال chip testing

Design Quality

- Important metrics for measuring the quality of design
 - Testability
 - Yield and manufacturability
 - Reliability
 - Technology updateability

Testability

→ مهم جدًا
ولازم تجرب كثير
لنشاءك

- Fabricated chips should be fully testable which requires
 - Generation of good test vectors
 - Availability of reliable test fixture at speed
 - Design of testable chip

* لما تقمل test أكيد مش كل ال chips يحطعوننا بلطين إلا ما نلاق خلد ما ، ولكن يكون بسيط مش خلد كبير لأنه وقتها يكون في فالت .

Yield and Manufacturability

- Yield may be defined in two ways
 - (1) No. of good tested chips divided by the total no. of tested chips
 - (2) No. of good tested chips divided by the total no. of chip sites available at the start of wafer processing – strictest definition
- Chip yield can be further divided into
 - Functional yield – obtained by testing the functionality of the chip at a speed lower than required
 - Weeds out problems of short, open and leakage
 - Can detect logic and circuit design faults
 - Parametric yield – performed at the required speed on chips that passed functional test
 - Delay testing done in this phase

41

- في نوعين من ال Testing : 1- Functional yield : يعني سبب انه هلا بجمع يضرب بطرح صح وسببوي الشغل صح وهكذا ، إنه يعني ال Chip شغلة زي ما بيدي .
2- Parametric yield : هو اللي بومينا ، إننا تكون شغلة بال Parameters اللي أنا عاملها وضمن ال Power اللي أنا معطويها لها وهكذا .

Reliability

لازم
النسبة
يكونا معتص عليه

- Reliability depends on design and process conditions
 - Major causes of chip reliability problem are
 - Electrostatic discharge (ESD) and electrical overstress (EOS) and electromigration
 - Latch-up in CMOS I/O Internal circuits
 - Hot carrier induced aging
 - Oxide breakdown and single event upset
 - Power and ground bouncing
 - On-chip noise and crosstalk
- Measures taken to ensure reliability
 - Metal wire widened to avoid over-etching
 - Rise time of signals applied to nMOS gate reduced to avoid aging

Micro Architecture
لازم تعديل وحدة
وحدة مش
كله سوا .

Technology Updateability

بديك تعمل update لـ Technology

- Process technology advancing at a high pace
 - Design styles should be chosen such that chips are technology updateable
 - "Silicon Compilation" – where physical layout is done automatically – is used

References

Backup

MIPS Architecture

- Example: subset of MIPS processor architecture
 - Drawn from Patterson & Hennessy
- MIPS is a 32-bit architecture with 32 registers
 - Consider 8-bit subset using 8-bit datapath
 - Only implement 8 registers (\$0 - \$7)
 - \$0 hardwired to 00000000
 - 8-bit program counter
- You'll build this processor in the labs
 - Illustrate the key concepts in VLSI design


Instruction Set

Table 1.7 MIPS instruction set (subset supported)

Instruction	Function	Encoding	op	funct
add \$1, \$2, \$3	addition: \$1 → \$2 + \$3	R	000000	100000
sub \$1, \$2, \$3	subtraction: \$1 → \$2 - \$3	R	000000	100010
and \$1, \$2, \$3	bitwise and: \$1 → \$2 and \$3	R	000000	100100
or \$1, \$2, \$3	bitwise or: \$1 → \$2 or \$3	R	000000	100101
slt \$1, \$2, \$3	set less than: \$1 → 1 if \$2 < \$3 \$1 → 0 otherwise	R	000000	101010
addi \$1, \$2, imm	add immediate: \$1 → \$2 + imm	I	001000	n/a
beq \$1, \$2, imm	branch if equal: PC → PC + imm ^a	I	000100	n/a
j destination	jump: PC → destination ^a	J	000010	n/a
lb \$1, imm(\$2)	load byte: \$1 → mem[\$2 + imm]	I	100000	n/a
sb \$1, imm(\$2)	store byte: mem[\$2 + imm] → \$1	I	110000	n/a


Instruction Encoding

- 32-bit instruction encoding
 - Requires four cycles to fetch on 8-bit datapath




MIPS Microarchitecture

- Multicycle μ architecture ([Paterson04], [Harris07])




Multicycle Controller




Logic Design


- Start at top level
 - Hierarchically decompose MIPS into units
- Top-level interface



Block Diagram



Hierarchical Design



"gate, source, drain" → CMOS كازو Switch يعني ال Current يمشي من ال source ال drain يعني احد Voltage على gate ، وكذلك الكس .
 digital Circuits ال design بال design

CMOS Transistor

Dr.Mohammad Abdel-Majeed
 Assistant Professor
 University of Jordan

* أنا بدعي أحرك الكترونات وعشان أحركها بدعي أحط قوة تخلي الرابط بين هاد الالكترون في الذرة تضعف تكس هولو الرابطه عشان يقدر يتحرك هذا الالكترون.

How Does a Transistor Work?

• <http://www.youtube.com/watch?v=lcrBqCFLHIY>

- * n, p type تستخدم الكلية مفر لإنهم نرات مثل أيونات.
- * اسميا ال n type لأنه ال Moving charges عبارة عن الكترونات والالكترون تستخدم Negative.
- * ال Moving charges في ال P type هم holes وال holes تستخدم موجبة.
- * ال holes عبارة عن missing electrons.
- * اختاروا ال Si لأنه تقوى ال Semiconductor الأنسب لتصنيع ال chip.
- * لازم نضمن مواسفات ال Si عشان نخليه موصل بإنه نزيد عدد ال Moving carriers فيه وهم يا الكترونات يا holes.


- * إذا عني نفس ال Voltage عالطرفين فما في فاية إني أسكر ال Switch.
- * ال Source الذي بطلوا منه الالكترونات. (الجود فيه أقل) فوال NMOS.
- * ال Drain الذي يروحوا عليه الالكترونات مش بطلوا منه. (الجود فيه أكبر) في ال NMOS.
- * ال NMOS ال Moving carriers هم electrons.

Terminal Voltages



- Mode of operation depends on V_g, V_d, V_s
 - $V_{gs} = V_g - V_s$
 - $V_{gd} = V_g - V_d$
 - $V_{ds} = V_d - V_s = V_{gs} - V_{gd}$
- Source and drain are symmetric diffusion terminals
 - By convention, source is terminal at lower voltage
 - Hence $V_{ds} \geq 0$
- nMOS body is grounded. First assume source is 0 too.
- Three regions of operation

- Cutoff
- Linear
- Saturation

ال Transistor بشغل 3 regions



بمنا الجود تاني.




في حالة ال NMOS


20/10/2021

CMOS Transistors :

Slide 2 : Doping هي ال moving carriers لزيادة عدد ال





* لما أحط 2 materials جنب بعض بتكونتسي منطقة مفرغة (depletion region) مثال moving carriers تكونت بسبب



هنا ال e حيمسروا بيه يينقل (مفرغة مثال e وال holes) depletion region يواجه معارفة فمارح يقدر يخترق ويروح ال n-type عالجوه الثانية .

* الجوانب اعطى هنا ال Energy الي يمكنه يينقل من ال n الاوك الي الثانية عن طريق اضافة gate وتحتوا على لانهو حطوا مباشرق مارح تكون استغندا لانه حنا شايكين دايا . فحنا هيك حطنا على .





* لو حطيت عال gate جهد موجب (positive voltage) بالنسبة لو وحدة من ال n-type وفزعناح أجبر ال electrons يجوا لعندي :

* الجهد اللي لازم عال gate لازم يكون أكبر من الجهد الموجود لو وحدة من ال n-type عشان نستفيد .

* هياك حيمس عندي Voltage difference فحنتقل ال إلكترونات ، مارح تروح عال gate عشان عندي عازل . (حنتقل كما موضح بالرسمه باللون الأخضر) ، (هياك كانه كاه مارح ال n-type)

* لو ال electrons بهم يخترقوا العازل بهم huge Energy جدًا ولكن بنسحب عنهم لانتقالنا



* ال إلكترونات عند ال P مارح تتحرك ، أو تولد تيار إلا إذا كان في فوقا جهود ، إذا ما كان في فوقا جهود مارح يمشي التيار .

* تسكير ال Switch ما يعني انه مارح عندي تيار ، التيار يمشي عندي لو كانا في فوقا جهود بين الطرفين .

$$* \Phi = C.V \rightarrow \text{Voltage}$$

$$\downarrow \text{الشحنة}$$

$$\rightarrow \text{Capacitance}$$

* ميسر ال إلكترونات اللي ربح نشقل ممكن تكون من ال n-type الا اثنين أو من وحدة منهم .

* ال إلكترونات ربح نشقل من المنطقة اللي ال Voltage فيها أقل للمنطقة اللي ال Voltage فيها أعلى .

* ربح يظاوا يتحركوا ال إلكترونات من ال Source ال Drain احدها يمسير ال Voltage عال الطرفين قد يرضي هياك ببطل عندي Current فخلص بوقف هياك هاستولك أي Power زيادة وهياك حلوة ال CMOS .

* ال positive voltage اللي بوجه عال gate جيكون ضمن Range معين بنفرض نسوي في ال قناة .


* مثل أي positive voltage بنسوي ال Transistor ، ال positive voltage اللي بنسوي ال Transistor هو ال positive voltage بالنسبة ال Source اللي كافي لقيملي كمال ال holes ويجب بلانم ال إلكترونات .

* في عندي V_{th} بعقد عليه أو كانت ال V قده أو أكبر في channel ولو أصغر ما في channel

* تسمية ال Source وال Drain تأتي من الطريقة حركة الشحنات .

* إذا زبنت ال Voltage difference بين ال Source وال Drain يزيد ال current .

NMOS cross section



مافي channel

Cutoff

بنزيد ال Voltage difference بين ال Source وال Drain

لو عندي Voltage difference V_{ds} ← لما ازيد بنزيد سرعة الاكترونات رح يتحركوا الالكترونات وحيكون في Current (I_{ds})

بنزيد ال Current




بس مارح أفضل ازيد فيه للمالايوية لانه رح نشت على مقدار معين أو سرعة معينة وهون بنكون دخلنا بمرحلة ال Saturation يعني خلاص مافي أكثر من هيك من قيمة لل V_{gs} اللي انت حاطها، شو ما زوت V_{ds} بصير عالفاضي

Linear

Saturation

nMOS Cutoff

- No channel
- $I_{ds} \approx 0$



نسبة ال doping لو + يعني بزيده لو - بقله



+ بالعادة ال Source وال Drain يكونوا (+) وال Body (-)

nMOS Linear

حطينا Voltage عال gate أكبر من اللي هو جود عال Source

- Channel forms
- Current flows from d to s
 - e^- from s to d
- I_{ds} increases with V_{ds}
- Similar to linear resistor

اصطلاحاً هو حركة الشحنات الموجبة. سبباً فعلياً اللي يتحرك شحنات سالبة.



لا Channel لما حلت قويبة من ال drain صارت أرفع.

ال Channel و المنطقة بين ال Source وال Drain اللي فيها الالكترونات.

nMOS Saturation


ideal transistor

- Channel pinches off
- I_{ds} independent of V_{ds}
- We say current saturates
- Similar to current source

↓
موازنت جيبين عالفلحي.

يعني تقاطع ال Channel مع ال Drain


جيبين خض.
(ما حلاقي شحنت بسبب
اقه الالكترونات صارت
ال Energy فيزا عالية)



كده ما انزيد حولا يكون بزيد شحنت زيادة خبير
I = Q/t ← بتغير
electrons ال بتلعب بجهد Ids التيار.

I-V Characteristics

- In Linear region, I_{ds} depends on
 - How much charge is in the channel?
 - How fast is the charge moving?




Time ← كل ما انزيد V_{ds} رح يقل ال
بها بالزاوية حنصل لـ Max speed
فتبثت
I = Q/t ← بتغير
بتلعب على السوي

25/10/2021

Slide 11 :

Ex :

I_{ds}



* if $V_{gs} = 0.7$, what is the curve?

$V_{gs} = 0.7 \rightarrow$ لأنه صغى هون أعلى وتحت نفس كل الظروف الفرق بس صغى
 يكون عدد الشحنات بال Channel أعلى وبالتالي جيمشي ال Current أعلى.


* Slide 12 and 13 :

* علاقة المتغيرات $I, \mu, V_{ds}, V_{gs}, L, w, t_{ox}$ بالتيار I

- $I \propto \mu \rightarrow$ لما تزيد μ ال Current تزيد ($t = \frac{L}{\mu E}$)
- $I \propto \frac{1}{t_{ox}} \rightarrow$ لما تزيد t_{ox} بتقل C فيتقل الشحنة فرج يقل التيار
- $I \propto \frac{1}{L} \rightarrow$ لما تزيد المسافة ال Current تزيد لأنه الشحنة بتزيد ولكن أيضًا لما تزيد L بتزيد t اضعف فويقل ال Current
 $I = \frac{Q \mu L}{t} \propto \frac{1}{L} \left(t = \frac{L^2}{\mu V_{ds}} \right)$
- $I \propto W \rightarrow$ لما تزيد W بتزيد عدد الشحنات الموجودة في ال Channel فتزيد I
 ((ما بآثر على t أيضًا))
- $I \propto V_{ds} \rightarrow$ لما يزيد V_{ds} بتزيد E فتزيد ال I
- $I \propto V_{gs} \rightarrow$ لما يزيد V_{gs} بتزيد Q فتزيد ال I

Slide 20 : PMOS :

NMOS ال Channel



Source ال Channel

↓
 كذا كذا ال V_{gs} بتزيد
 كذا كذا ال V_{th}
 ($V_{gs} < V_{th}$)

* ال Voltage على ال Source ال PMOS لازم تكون اقل من ال Drain
 * ال V_{ds} جيكون سالب كل ما كان سالب جيز ال I.

$$* I_{ds} = \begin{cases} 0 & V_{gs} > V_t & \text{Cutoff} \\ \beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} & V_{ds} > V_{dsat} & \text{linear} \\ \frac{\beta}{2} (V_{gs} - V_t)^2 & V_{ds} < V_{dsat} & \text{Saturation} \end{cases}$$

* الفرق بين PMOS و NMOS :

- 1- ال NMOS يتحرك فيه e وال PMOS يتحرك فيه holes ($M_n > M_p$)
- 2- $M_n \sim 2M_p$

ظلمنا Φ
 $\ll I = \frac{\Phi}{t} \gg$

$* I \propto \frac{\mu W V_{ds} V_{gs}}{t_{ox} L}$

Channel Charge

MOS structure looks like parallel plate capacitor while operating in inversions

• Gate - oxide - channel

• $Q_{channel} = CV$

capacitance

ال Voltage المخطوبة على
 . Capacitor

• $C = C_g = \frac{\epsilon_0 \epsilon_r A}{d}$

ابستون للoxide


$= \frac{\epsilon_{ox} L W}{t_{ox}}$

oxide thickness


• $V =$

$V_{gc} - V_{th}$
 gate channel

threshold



SiO₂ gate oxide (good insulator, $\epsilon_{ox} = 3.9$)



ال distance بين ال Source و ال Drain

ال المنطقة بين ال Source و ال Drain
 ال فيها electrons

ال Voltage الموجود بين ال gate و ال channel (تقريب)

ظلمنا Φ
 $\ll I = \frac{\Phi}{t} \gg$

الوقت ال يحتاج ال لينقل
 هنا مكان لكان

Carrier velocity

• Charge is carried by e-

• Electrons are propelled by the lateral electric field between source and drain

* سرعة ال إلكترون تتحرك تحت تأثير قوة، وهي القوة هي ال lateral electric field

• $E = \frac{V_{ds}}{L}$

كدا مازاد فرق ال يوجد بزييد
 ال electric field

• Carrier velocity v proportional to lateral E-field

• $v = \mu E$

قدرة على الحركة

* ال μ_n لل electrons أعلى من ال μ_p لل holes لأنه ارتباطهم بالذرة أقل من ال holes

• Time for carrier to cross channel:

• $t = \frac{L}{v}$

المسافة
 على السرعة

ال التي قدرته على الحركة أعلى
 سرته أعلى

nMOS Linear I-V

• Now we know

- How much charge Q_{channel} is in the channel
- How much time t each carrier takes to cross

مثلاً لو كان أول -0.3v
لازم أوصله أول لخصر
عشان يكون جاهز.


$$I_{ds} = \frac{Q_{\text{channel}}}{t}$$

لأنه في Voltage بدي انقلب عليه أول.

$$\frac{\epsilon_{\text{ox}}}{t_{\text{ox}}} \leftarrow = \mu C_{\text{ox}} \frac{W}{L} \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds}$$

$$= \beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds}$$

$$\beta = \mu C_{\text{ox}} \frac{W}{L}$$



nMOS Saturation I-V

- If $V_{gd} < V_t$, channel pinches off near drain
When $V_{ds} > V_{dsat} = V_{gs} - V_t$
- Now drain voltage no longer increases current

$$I_{ds} = \beta \left(V_{gs} - V_t - \frac{V_{dsat}}{2} \right) V_{dsat}$$

$$= \frac{\beta}{2} (V_{gs} - V_t)^2$$

nMOS I-V Summary

- Shockley 1st order transistor models

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t \\ \beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} & V_{ds} < \underline{V_{dsat}} \\ \frac{\beta}{2} (V_{gs} - V_t)^2 & V_{ds} > \underline{V_{dsat}} \end{cases}$$


cutoff
 linear
 saturation

$V_{gs} - V_{th}$
 $\hookrightarrow V_{gs} - V_{th}$

Example

- Plot I_{ds} vs. V_{ds} Given that
 - $t_{ox} = 100 \text{ \AA}$
 - $\mu = 350 \text{ cm}^2/\text{V}\cdot\text{s}$
 - $V_t = 0.7 \text{ V}$
 - $\epsilon_0 = 8.85 \cdot 10^{-12} \text{ F/m}$
 - $\epsilon_{ox} = 3.9$
 - $V_{gs} = 0, 1, 2, 3, 4, 5$
 - Use $W/L = 4/2 \lambda$

Ex 8 which mode of this NMOS? $V_{th} = 0.2$




Sol. $V_{gs} = 0.25 - 0.1 = 0.15$

$V_{th} = 0.2$

$\rightarrow 0.15 < 0.2 \rightarrow \text{cutoff}$

Ex 8 which mode of this NMOS? $V_{th} = 0.2$



Sol. $V_{gs} = 0.35 - 0.1 = 0.25$

$V_{th} = 0.2$

$\rightarrow 0.25 > 0.2 \text{ (on)}$

* $V_{ds} = 0.3 - 0.1 = 0.2$


* $V_{dsat} = V_{gs} - V_{th} = 0.25 - 0.2 = 0.05$

$V_{ds} > V_{dsat} \rightarrow \text{saturation}$

* ملاحظتو لو بي اخلينا linear ممكن
اي اخلينا ال Drain = 0.14
يعني linear mode


Example

$$\beta = \mu C_{ox} \frac{W}{L} = (350) \left(\frac{3.9 \times 8.85 \cdot 10^{-14}}{100 \cdot 10^{-8}} \right) \left(\frac{W}{L} \right) = 120 \frac{W}{L} \mu A/V^2$$



pMOS I-V

- All dopings and voltages are inverted for pMOS
 - Source is the more positive terminal
- Mobility μ_p is determined by holes
 - Typically 2-3x lower than that of electrons μ_n
 - $120 \text{ cm}^2/\text{V}\cdot\text{s}$ in AMI $0.6 \mu\text{m}$ process
- Thus pMOS must be wider to provide same current
 - In this class, assume $\mu_n / \mu_p = 2$



* ال PMOS سبقت كسب
• NMOS ال

* ال holes سبقت كسب
ال high voltage، ال low
* ال electrons سبقت كسب
ال low voltage، ال high

Ex 8

$V_{th} = -0.25$
 $V_{gs} = -0.4$
 which mode of this pMOS?
 $* V_{gs} = -0.4 \rightarrow -0.4 < -0.25 \text{ (on)}$
 $* V_{ds} = 0.3 - 0.5 = -0.2$
 $* V_{gs} - V_{th} = -0.4 - (-0.25) = -0.15$
 $-0.2 < -0.15$
 \downarrow
 Saturation

Problem

- NMOS Transistor
- $V_{th} = 0.7$ $V_s = 1\text{V}$ $V_G = 2.5$ $V_d = 4\text{V}$ $B = 23 \mu\text{A}/\text{V}^2$
- Find W/L

* The Threshold Voltage (1) (Optional)

- Physical components of the threshold voltage of a MOS structure
 - The work function difference between the gate and the channel.
 - The gate component to change the surface potential. → *البيزيت في حاله أو ال holes*
 - The gate voltage component to offset the depletion region charge.
 - The voltage component to offset the fixed charges in the gate oxide and in silicon-oxide interface. ↴

*مشاهو جوده بالوضع الطبيعي
ببسا ممكن تصير مع الوقت لو صار في
اختراق للعازل.*

The Threshold Voltage (2) (Optional)

- The work function difference Φ_{GC} between the gate and the channel determines the built-in potential of the MOS system.

لـ ٤. مثلا جيب metal 2 حجوم

جيب بعض

رح يكون عالصف

energy e

تاعزما عاليه

لما شغل

رح تعمل

Voltage difference

لازم انقلب على يوم.

$$\Phi_{GC} = \phi_F(\text{substrate}) - \phi_M$$

$$\Phi_{GC} = \phi_F(\text{substrate}) - \phi_F(\text{gate})$$

* لما نطاوله hale من الذرة بتعبر أيون

* زيادة ال Body doping معناها بك تقيم holes أكثر وتجب أكثر أو العكس حسب نوع transistor



The Threshold Voltage (3) (Optional)

- Because of the fixed acceptor ions located in the depletion region near the surface, depletion charge exists.

- Depletion region charge

$$Q_{B0} = -\sqrt{2q \cdot N_A \cdot \epsilon_{Si} \cdot |-2\phi_F|}$$

- Consider the voltage bias of the body.

$$Q_B = -\sqrt{2q \cdot N_A \cdot \epsilon_{Si} \cdot |-2\phi_F + V_{SB}|}$$


- The component that offsets the depletion region charge is equal to:

$$-Q_B / C_{OX}$$

$$C_{OX} = \frac{\epsilon_{ox}}{t_{ox}}$$

CMOS Digital Integrated Circuits - 4th Edition

24



The Threshold Voltage (4) (Optional)

- There always exists a fixed positive charge density Q_{ox} at the interface between the gate oxide and the silicon substrate.
- The gate voltage component that is necessary to offset this positive charge at the interface is

- For zero substrate bias

$$V_{T0} = \Phi_{GC} - 2\phi_F(\text{substrate}) - \frac{Q_{B0}}{C_{ox}}$$

CMOS Digital Integrated Circuits - 4th Edition

25

The Threshold Voltage (optional)

- We can use the (3.23) for both n-channel device and p-channel device
- However, some of the terms and coefficient in (3.23) have different polarities for the n-channel case and for the p-channel case.
 - The substrate Fermi potential ϕ_F is negative in nMOS, positive in pMOS.
 - The depletion region charge density Q_{B0} and Q_B are negative in nMOS, positive in pMOS.
 - The substrate bias coefficient γ is positive in nMOS, negative in pMOS.
 - The substrate bias voltage V_{SB} is positive in nMOS, negative in pMOS.

Example 3.2 (1) (optional)

- Calculate the threshold voltage V_{T0} (@ $V_{SB}=0$).
 - $N_A = 4 \times 10^{18} \text{ cm}^{-3}$
 - $N_D = 2 \times 10^{20} \text{ cm}^{-3}$
 - $t_{ox} = 26.3 \text{ \AA}$
 - $N_j = 1.45 \times 10^{18}$

- Sol.

- Calculate the Fermi potentials

$$\phi_F(\text{substrate}) = \frac{kT}{q} \ln\left(\frac{n_i}{N_A}\right) = 0.026\text{V} \cdot \ln\left(\frac{1.45 \cdot 10^{10}}{4 \times 10^{18}}\right) = -0.51\text{V}$$

- Calculate the work function difference

$$\Phi_{sc} = \phi_F(\text{substrate}) - \phi_F(\text{gate}) = -0.51\text{V} - 0.55\text{V} = -1.06\text{V}$$

Example 3.2 (2) (optional)

• Sol.(Cont'd)

- The depletion region charge density at $V_{SB} = 0$

$$Q_{B0} = -\sqrt{2 \cdot q \cdot N_A \cdot \epsilon_0 \cdot |-2\phi_F(\text{substrate})|}$$

$$= -\sqrt{2 \cdot 1.6 \cdot 10^{-19} \cdot (4 \times 10^{18}) \cdot 11.7 \cdot 8.85 \cdot 10^{-14} \cdot |-2 \cdot 0.5|}$$

$$= -1.16 \cdot 10^{-6} \text{ C/cm}^2$$

- The gate oxide capacitance per unit area

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} = \frac{3.97 \cdot 8.85 \cdot 10^{-14} \text{ F/cm}}{1.6 \cdot 10^{-7} \text{ cm}} = 2.2 \cdot 10^{-6} \text{ F/cm}^2$$

- Combine all components


$$V_{T0} = \Phi_{GC} - 2\phi_F(\text{substrate}) - \frac{Q_{B0}}{C_{ox}}$$

$$= -1.06 - (-1.02) - (-0.53)$$

يقوم من خلاله التحكم بال V_{th}
 (ال V التي يحتاجه لأقصر اقل V التي بال channel)

* ممكن بسبب ال Voltage التي موجود عندي عال Body


Body effect



ال V التي هون

ال V_{th} يتغير

* كل ما زاد ال doping يزيد عدد الذرات في المنطقة ، عشان تقدر تبعد ال holes فتجيب بال 100 holes مثلاً ، هنا حياخذ منك جهود .



$$V_T = V_{T0} + \gamma \left(\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|2\phi_F|} \right)$$

ال V التي أنا هون عال Chip عشان .

بنكنا صغر او شبيكت ال Body مع ال Source
 اما انا غيرت ال Voltage بين ال Source وال Body فانا بغير علو ال V_{th}


ل شبيكت +ve بالنسبة لا Source
 حيصير ال holes التي طورتوم يطغوا ل فوق فيلغوا ايون سالب وهاد حيقال التشغيل علوي والي لازم اتمعه عال gate عشان اخوي ال transistor خالتالي حيقال ال V_{th}

في حالة ال NMOS

ال V_{th} رح يزيد عال Body -ve لو شبيكتنا

* ال PMOS يشغل بالعكس *

« for NMOS »




* V_{th} و كمية ال Voltage التي يحتاجها لافني transistor.

← حيار سالب

* Adaptive Body Biasing (ABB)

← على التكم بال V Body كمن ان غير V_{th} لأهداف ال delay وال Power ، طبقي حالة ما شئت ال Body مع ال Source


CMOS Digital Integrated Circuits



**Lecture 4
Nonideal
Transistor
Theory**

Outline

- Nonideal Transistor Behavior
 - High Field Effects
 - Mobility Degradation
 - Velocity Saturation
 - Channel Length Modulation
 - Threshold Voltage Effects
 - Body Effect
 - Drain-Induced Barrier Lowering
 - Short Channel Effect
 - Leakage
 - Subthreshold Leakage
 - Gate Leakage
 - Junction Leakage
- Process and Environmental Variations



* ال physical dim ← لما أنزلنا وال V بخل نفسه تقريبًا فجزيد ال E بشكل هائل ($E = \frac{V}{L}$)

Ideal Transistor I-V

كل اللي
منطيقه ال بيوم
بسبب ال Scaling

- Shockley long-channel transistor models

المسافة بين ال Source وال Drain كبيرة


$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t & \text{cutoff} \\ \beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} & V_{ds} < V_{dsat} & \text{linear} \\ \frac{\beta}{2} (V_{gs} - V_t)^2 & V_{ds} > V_{dsat} & \text{saturation} \end{cases}$$

* مش ايضاً انك تزيد ال V_{ds} بقوي أحسن.

* ما تجر أنزلها أقل من قيمة معينة لأنه بيجل ال transistor يشتغل زي ما بدي.

Ideal vs. Simulated nMOS I-V Plot

65 nm IBM process, $V_{DD} = 1.0$ V



4: Nonideal Transistor Theory



CMOS VLSI Design 4th Ed.

بعمق يكون كيش قليل \rightarrow بعمق يكون عالي لينتج شغل \leftarrow

ON and OFF Current

$I_{on} = I_{ds} @ V_{gs} = V_{ds} = V_{DD}$
- Saturation

$I_{off} = I_{ds} @ V_{gs} = 0, V_{ds} = V_{DD}$
- Cutoff



4: Nonideal Transistor Theory

CMOS VLSI Design 4th Ed.

Electric Fields Effects

- Vertical electric field: $E_{\text{vert}} = \frac{V_{\text{gs}}}{t_{\text{ox}}}$
 - Attracts carriers into channel → holes ال e أو holes لل channel.
 - Long channel: $Q_{\text{channel}} \propto E_{\text{vert}}$ → تمام حربي
- Lateral electric field: $E_{\text{lat}} = \frac{V_{\text{ds}}}{L}$
 - Accelerates carriers from drain to source → من ال source لل Drain
 - Long channel: $v = \mu E_{\text{lat}}$

* V_{gs} → هدفه يزيد عدد الشحنت
 * V_{ds} → هدفه يسرع السرعة الي
 تتمشي فيها الشحنت.

Coffee Cart Analogy

- Tired student runs from VLSI lab to coffee cart
- Freshmen are pouring out of the physics lecture hall
- V_{ds} is how long you have been up
 - Your velocity = fatigue × mobility → قويه تعبان → يعني تخيل انت ماشي وفي هوا قاعد بلزقك بالحيط
- V_{gs} is a wind blowing you against the glass (SiO_2) wall
- At high V_{gs} , you are buffeted against the wall
 - Mobility degradation → قدرتك على الحركة بتدثر → لأنه في اشياء بسبك ومشا قادر تختزقها لأنه في عازل.
- At high V_{ds} , you scatter off freshmen, fall down, get up
 - Velocity saturation → سببها E_{lat} → لأنه تحركت باشي فوق طاقتها.
 - Don't confuse this with the saturation region

* حمار لازم نغير المعادلات لناخذ كل اشياء بين الاعتبار.

Mobility Degradation

- High E_{vert} effectively reduces mobility
 - Collisions with oxide interface

$$\mu_{eff-n} = \frac{540 \frac{\text{cm}^2}{\text{V} \cdot \text{s}}}{1 + \left(\frac{V_{gs} + V_t}{0.54 \frac{\text{V}}{\text{nm}} t_{ox}} \right)^{1.85}}$$


$$\mu_{eff-p} = \frac{185 \frac{\text{cm}^2}{\text{V} \cdot \text{s}}}{1 + \frac{|V_{gs} + 1.5V_t|}{0.338 \frac{\text{V}}{\text{nm}} t_{ox}}}$$

Velocity Saturation

- At high E_{lat} , carrier velocity rolls off
 - Carriers scatter off atoms in silicon lattice
 - Velocity reaches v_{sat}
 - Electrons: 10^7 cm/s
 - Holes: 8×10^6 cm/s
 - Better model

صفت مطابقت بالمعادلات

$$v = \begin{cases} \frac{\mu_{eff} E}{1 + \frac{E}{E_c}} & E < E_c \\ v_{sat} & E \geq E_c \end{cases} \quad E_c = \frac{2v_{sat}}{\mu_{eff}}$$



Vel Sat I-V Effects

- Ideal transistor ON current increases with V_{DD}^2

$$I_{ds} = \mu C_{ox} \frac{W}{L} \frac{(V_{gs} - V_t)^2}{2} = \frac{\beta}{2} (V_{gs} - V_t)^2$$

- Velocity-saturated ON current increases with V_{DD}

$$I_{ds} = C_{ox} W (V_{gs} - V_t) v_{max}$$


- Real transistors are partially velocity saturated
 - Approximate with α -power law model
 - $I_{ds} \propto V_{DD}^\alpha$
 - $1 < \alpha < 2$ determined empirically (≈ 1.3 for 65 nm)

α -Power Model

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t & \text{cutoff} \\ I_{dsat} \frac{V_{ds}}{V_{dsat}} & V_{ds} < V_{dsat} & \text{linear} \\ I_{dsat} & V_{ds} > V_{dsat} & \text{saturation} \end{cases}$$

$$I_{dsat} = P_c \frac{\beta}{2} (V_{gs} - V_t)^\alpha$$

$$V_{dsat} = P_v (V_{gs} - V_t)^{\alpha/2}$$



تأثيره هو واضح بال Devices فقط بال Short


Channel Length Modulation

- Reverse-biased p-n junctions form a depletion region
 - Region between n and p with no carriers
 - Width of depletion L_d region grows with reverse bias

المسافة بين الـ S
واله تحتوي على
الشحنات

$$L_{eff} = L - L_d$$

- Shorter L_{eff} gives more current
 - I_{ds} increases with V_{ds}
 - Even in saturation



جهد الـ P-n Junction

ولما يكون P أقل من n يكون reversed bias
لما يكون ال Voltage على P أعلى من n يكون Forward bias
يعني بالاتجاه الي بدنا ياه

Chan Length Mod I-V

$$I_{ds} = \frac{\beta}{2} (V_{gs} - V_t)^2 (1 + \lambda V_{ds})$$

* $\epsilon_{ox} \frac{\mu W}{L_{tox}}$
ما عيناها

بعكس التقريب قدر
(L)

- $\lambda =$ channel length modulation coefficient
 - not feature size للبيد بنقصان ال Size ال Transistor
 - Empirically fit to I-V characteristics فالزيادة بال Current بتغير اعلى

Voltage ال Source وال Body ال تشاك ال
 بس بتضيع وحالت فرصة انه نتعامل بال Body biasing .


Threshold Voltage Effects

- V_t is V_{gs} for which the channel starts to invert
- Ideal models assumed V_t is constant
- Really depends (weakly) on almost everything else:

* Body voltage: Body Effect → بطول مثلا لما يكون transistor 2 فوق

* Drain voltage: Drain-Induced Barrier Lowering بعض

* Channel length: Short Channel Effect لأنه مو دائما



بعض إنه ال Source مشوك بال ground .
 بتأثير هذا ال Drain عم ينقل ال Barrier
 قدام ال carriers مشان يتحرك
 بتخلي يعني current تنقل ال transistor

Body Effect

- Body is a fourth transistor terminal
- V_{sb} affects the charge required to invert the channel
 - Increasing V_s or decreasing V_b increases V_t

$$V_t = V_{t0} + \gamma (\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s})$$

- ϕ_s = surface potential at threshold

$$\phi_s = 2v_T \ln \frac{N_A}{n_i}$$

- Depends on doping level N_A
- And intrinsic carrier concentration n_i

- γ = body effect coefficient

$$\gamma = \frac{t_{ox}}{\epsilon_{ox}} \sqrt{2q\epsilon_{si}N_A} = \frac{\sqrt{2q\epsilon_{si}N_A}}{C_{ox}}$$

Body Effect Cont.

- For small source-to-body voltage, treat as linear

$$V_t = V_{t0} + k_\gamma V_{sb}$$

$$k_\gamma = \frac{\gamma}{2\sqrt{\phi_s}} = \frac{\sqrt{\frac{q\epsilon_{si}N_A}{v_T \ln \frac{N_A}{n_i}}}}{2C_{ox}}$$


DIBL

- Electric field from drain affects channel
- More pronounced in small transistors where the drain is closer to the channel
- Drain-Induced Barrier Lowering
 - Drain voltage also affect V_t

$$V_t' = V_t - \eta V_{ds}$$

- High drain voltage causes current to increase

نزل مع إنه off ، بيغير تغير الـ V_{ds} لأنه الـ V_{ds} يعطي energy أكثر لـ e العجوزين بالـ source فيقل الـ barrier اللي لازم يتخطوهالـ ليوصلوا الـ Drain




Short Channel Effect

- In small transistors, source/drain depletion regions extend into the channel
 - Impacts the amount of charge required to invert the channel
 - And thus makes V_t a function of channel length
- Short channel effect: V_t increases with L
 - Some processes exhibit a reverse short channel effect in which V_t decreases with L

Leakage

بمروضا وانا قاعد

- What about current in cutoff?
- Simulated results
- What differs?
 - current doesn't go to 0 in cutoff.




Leakage Sources

- ❑ Subthreshold conduction → أكثر مصدر لـ leakage
 - Transistors can't abruptly turn ON or OFF
 - Dominant source in contemporary transistors
- ❑ Gate leakage → مار العازل كثير رقيقا فصلا في اختراق لـ gate
 - Tunneling through ultrathin gate dielectric
- ❑ Junction leakage
 - Reverse-biased PN junction diode current

Subthreshold Leakage

- ❑ Subthreshold leakage exponential with V_{gs}

$$I_{ds} = I_{ds0} e^{\frac{V_{gs} - V_{t0} + \eta V_{ds} - k_p V_{sb}}{nV_T}} \left(1 - e^{-\frac{V_{ds}}{V_t}} \right)$$
- ❑ n is process dependent
 - typically 1.3-1.7
- ❑ Rewrite relative to I_{off} on log scale



في current ديمشيو بال transistor
 وهو بال cutoff mode هذا اسم
 لهذا افضل من ال 100
 لانه ينزل اقل ، بقدر انزل 50 بعدين
 معناه قل V_{gs} بمقدار 50
 حينئذ ال leakage
 بمقدار 10%
 Ex: 50 nV/decade

$$I_{ds} = I_{off} 10^{\frac{V_{gs} + \eta(V_{ds} - V_{dd}) - k_p V_{sb}}{S}} \left(1 - e^{-\frac{V_{ds}}{V_t}} \right)$$

$$S = \left[\frac{d(\log_{10} I_{ds})}{dV_{gs}} \right]^{-1} = nV_T \ln 10$$

- ❑ $S \approx 100 \text{ mV/decade}$ @ room temperature
- يعني لو بقل ال V_{gs} بمقدار 100 الميغاهولت
 ال leakage ينزل 10% وهذا اشهد مبيع
 بقل ال 10% وهذا اشهد مبيع


بس لان في بقل t_{ox} صا صغير Scaling مناسب ال V_{DD} صار الة الي موجودين بال gate
 energy كفاية الوم يخنقوها ويوحا
 channel الة

Gate Leakage

- Carriers tunnel through very thin gate oxides
- Exponentially sensitive to t_{ox} and V_{DD}

$$I_{gate} = WA \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-B \frac{t_{ox}}{V_{DD}}}$$

- A and B are tech constants
- Greater for electrons
 - So nMOS gates leak more




- Negligible for older processes ($t_{ox} > 20 \text{ \AA}$)
- Critically important at 65 nm and below ($t_{ox} \approx 10.5 \text{ \AA}$)

Junction Leakage

ما خنقل بال انفاسيل

- Reverse-biased p-n junctions have some leakage
 - Ordinary diode leakage
 - Band-to-band tunneling (BTBT)
 - Gate-induced drain leakage (GIDL)

* وين ما نشوف n جيب p معانها في Junction، و اذا كان reversed بكون الة leakage لازم آمنة بعين الاعتبار (Diode leakage)



Diode Leakage

- Reverse-biased p-n junctions have some leakage

$$I_D = I_S \left(e^{\frac{V_D}{V_T}} - 1 \right)$$

- At any significant negative diode voltage, $I_D = -I_S$
- I_S depends on doping levels
 - And area and perimeter of diffusion regions
 - Typically $< 1 \text{ fA}/\mu\text{m}^2$ (negligible)

Band-to-Band Tunneling

- Tunneling across heavily doped p-n junctions
 - Especially sidewall between drain & channel when *halo doping* is used to increase V_t
- Increases junction leakage to significant levels


$$I_{BTBT} = WX_j A \frac{E_j}{E_g^{0.5}} V_{dt} e^{-B \frac{E_g^{1.5}}{E_j}}$$

$$E_j = \sqrt{\frac{2qN_{halo}N_{dt}}{\epsilon(N_{halo} + N_{dt})}} \left(V_{DD} + v_T \ln \frac{N_{halo}N_{dt}}{n_i^2} \right)$$

- X_j : sidewall junction depth
- E_g : bandgap voltage
- A, B: tech constants

Gate-Induced Drain Leakage

- Occurs at overlap between gate and drain
 - Most pronounced when drain is at V_{DD} , gate is at a negative voltage
 - Thwarts efforts to reduce subthreshold leakage using a negative gate voltage




شئ يهين مع تغير درجة الحرارة . * بحسب درجة الحرارة من طريق البرمج التي يتطوعها *

Temperature Sensitivity

- Increasing temperature
 - Reduces mobility $\rightarrow I_{on} \downarrow$
 - Reduces $V_t \rightarrow I_{on} \uparrow, I_{off} \uparrow$

- I_{ON} decreases with temperature
- I_{OFF} increases with temperature



بجالة ال off
زادت الحرارة قل V_t
زاد ال I_{off}

قبلها يكون on
بعدها يكون off

بصير يهين عاوي
اشي بصير معب
أقدر أطفيه.

* بال Five Stage Pipeline
أكثر جزو درجة حرارته بتكون مرتفعة
هي : register file لأنه حرجه
صغير ويعمله access سواء
read أو write بشكل متكرر.
أيضاً ال control unit درجة
حرارته مرتفعة.

* أبدي شئ بال CPU هي ال Memory
لأنها كبيرة وتشغلها موزع

So What?

ينطق عليه كانه Switch
بين نوعنا نفهم

- ❑ So what if transistors are not ideal?
 - They still behave like switches.
- ❑ But these effects matter for...
 - Supply voltage choice
 - Logical effort
 - Quiescent power consumption
 - Pass transistors
 - Temperature of operation

فتك لو اخذت 32 nm فتك كل ال Transistors جيلوا 32 بالزبد وهكذا.

بلك يكون ال Variation مقبول مش مرة كبيرة مرة صغيرة. ±15% حقبول.

Parameter Variation

- ❑ Transistors have uncertainty in parameters
 - Process: L_{eff} , V_t , t_{ox} of nMOS and pMOS
 - Vary around typical (T) values


تأثير
بال doping
كلما اقل
يقال
 V_t

عكس
F الى

Fast (F)

- L_{eff} : short faster $\leftarrow \downarrow L \rightarrow$ slower
- V_t : short faster $\leftarrow \downarrow V_t \rightarrow$ slower
- t_{ox} : thin faster $\leftarrow \downarrow t_{ox} \rightarrow$ slower

بزيادة L يقال \leftarrow
بزيادة V_t يقال \leftarrow
بزيادة t_{ox} يقال \leftarrow



- ❑ Slow (S): opposite
- ❑ Not all parameters are independent for nMOS and pMOS

* بي افحص ال corners
عشان تعرف اسوأ اشئ وافضل اشئ.

* gate leakage بزيادة ال t_{ox} اقل

Environmental Variation

V_{DD} and T also vary in time and space

Fast:

- V_{DD} : high

- T : low

Temperature [50 70 100]
 Voltage [1.7 1.8 1.9]
 ↑ T
 ↓ T

Corner	Voltage	Temperature
F	1.9	50 C
T	1.8	70 C
S	1.7	100 C

Process Corners

Process corners describe worst case variations

- If a design works in all corners, it will probably work for any variation.

Describe corner with four letters (T, F, S)

- nMOS speed
- pMOS speed
- Voltage
- Temperature

Important Corners

□ Some critical simulation corners include

لدي أفحصهم



Purpose	nMOS	pMOS	V _{DD}	Temp
Cycle time	S	S	S	S
Power	F	F	F	F
Subthreshold leakage	F	F	F	S

بقيومها ←

worst case

بالا تكون

كجولة

وإطوية.

وإشأن أفحص

هيك يحتاج

أفحص

ال Slow

corner.

اللي بخلية يزيد لما نقل ال V_{th} وهذا يستهلك power أكثر لما يكون تشغيل أكثر يعني يشغله بال Fast

4: Nonideal Transistor Theory

CMOS VLSI Design 4th Ed.

higher V_{DD} و higher

32

subthreshold leakage.

Inverter Static Characteristics

Dr.Mohammad Abdel-Majeed

Assistant Professor

University of Jordan

Combinational Logic

* ideal inverter $[0 \rightarrow 0.55]$
 $[0.55 \rightarrow 1.1] \rightarrow \text{logic} = 1$
 $\rightarrow \text{logic} = 0$

(بين كثير يجب هذا الـ ideal ومثل هيك بنقدر نشغل)

- A combinational logic cell, logic circuit or gate is generally a multiple input, single output system that performs a Boolean function
- In the positive logic convention, logic 1 is shown by high voltage VDD and logic 0 by low voltage of zero


ما معنا القدرة انه يكون 1.1 بالزبط لانه في Noise كثير .

* لما نتعامل مع مع الـ digital signals يكون بنعامل مع فترات ، يعني لو كان


$[0.9 \rightarrow 1.1]$ يعني الـ logic Voltage = 1 ولو كان الـ Voltage بين

$[0 \rightarrow 0.2]$ مثلا فبغيب الـ logic Voltage = 0

* بين $[0.2 \rightarrow 0.9]$ ما بنقدر نحدد انا هوي 0 او 1 .



* في DRAM cells هي عبارة عن Transistor و Capacitor والـ capacitor بخرن نشحنات والشحنات لما تتخزن على الـ capacitor معناها فولتية فلو في شحنات يكون 1 logic ولو ما في يكون 0 logic .





حبيشي الـ comment هيك وبناء عليه بخرج عالـ 0.5 لوزايدة يعني 1 لوقت 0 .

Ideal Inverter and Inverter Threshold Voltage

- Logic symbol & truth table


لـ ختصرنا انه ما بزيد لـ شغل هيك

$V_{DD} / 2$ ونخلي هو الفاصل .




VTC of an NMOS inverter

- V_{in} is V_{gs} لأنه Voltage عال Source يكون صفر
- V_{out} is V_{ds} لأنه Voltage عال
- $V_{SB} = 0 \rightarrow$ Body effect مافي \rightarrow body تأثير ال body
- The circuit connected to the output node can be represented using the capacitance C_{out}
- $I_D = I_L$ (). By solving this equation we can derive the VTC



Ex: $[0 \rightarrow 0.2]$ '0'
 $[0.9 \rightarrow 1.1]$ '1'



ال Signals
 كلما تفتش
 بتخفف
 أكثر من
 ما كانت البداية


لازم تحاول إنك ماتطلع بيا ال range عشان ما تفتش النتائج ، فلو بي الناتج لازم أقرب

الناتج كثير
 عشان أبعد
 VTC من الخطأ
 أو الخرج

- * $V_{OL} \rightarrow$ output low
- * $V_{IL} \rightarrow$ input low
- * $V_{IH} \rightarrow$ input high
- * $V_{OH} \rightarrow$ output high

مدا Range

$[V_{OL}, V_{IL}]$ '0'
 $[V_{IH}, V_{OH}]$ '1'




بهاي المنطقة أي
 تغير حيويني
 سريعاً على V_{in}

المنطقة هاي بكون حيويني
 انه مفتح ال gate
 وما يرتبط يكون ال gate
 له أقل V بغيره \rightarrow بغيره \rightarrow output عال $= 0$

nMOS Inverter: Schematic & VTC

- $V_{OH} : V_{OUT,MAX}$ when the output level is logic "1"
- $V_{OL} : V_{OUT,MIN}$ when the output level is logic "0"
- $V_{IL} : V_{IN,MAX}$ which can be *interpreted* as logic "0"
- $V_{IH} : V_{IN,MIN}$ which can be *interpreted* as logic "1"
- Inverter threshold Voltage V_M is defined as the point where $V_{in} = V_{out}$




- $\underline{V_{OL}} \leq V_{in} \leq \underline{V_{IL}} \rightarrow \text{logic 0}$
 - V_{in} is interpreted as "0"
 - This means that V_{IL} is low enough to ensure a logic 1 output
- $\underline{V_{IH}} \leq V_{in} \leq \underline{V_{OH}} \rightarrow \text{logic 1}$
 - V_{in} is interpreted as "1"
 - This means that V_{IH} is high enough to ensure a logic 0 output

Tolerance


- Ability to interpret range of values as logic 0 or logic 1 allows the circuits to operate with certain _____
- Noise sources
 - Unwanted capacitive coupling
 - Radiations
 - ...

Noise Margin

منوع تزييد كذا ال noise




Input Noise Margin



- By definition the output of the first inverter is V_{OL}
- The output signal of the 1st inverter will be perturbed during transmission because of on-chip interconnect
- If the input voltage of the 2nd inverter is smaller than V_{OL} , then this signal will be interpreted correctly as a logic "0" input by 2nd inverter
- But if the input voltage becomes larger than V_{IL} , then it may not be interpreted correctly by the inverter
- Thus, V_{IL} is the maximum allowable voltage at the input of the 2nd inverter


10

Output Noise Margin



11

Input Noise Margin




- Assume the output of the 2nd inverter is V_{OH}
- Input of the 3rd inverter will be different from V_{OH} due to noise interference
- If the input voltage of the 3rd inverter is larger than V_{OH} this signal is interpreted correctly as a logic "1"
- If the voltage level drops below V_{IH} , the input may not be interpreted as a logic "1"
- Therefore, V_{IH} is the minimum allowable voltage at the input of the 3rd inverter

Noise Margin → Range تبع Logic (0) عشان اصل

Range تبع Logic (0) عشان اصل وقديه مسوجلي يجيبني Noise وانا كمن

- $NM_L = V_{IL} - V_{OL}$ Range تبع Logic 1 عشان اصل
- $NM_H = V_{OH} - V_{IH}$



→

Power → موضوع مهم

وكذا كانت power صها بتصرف فستولك البطارية بطريقة أقل ويطلب معالج

كدا تنزل عن 1 لازم اقل اشحنو
عشان يضل 1 ويحافظ عليها

• Lower consumption extends battery-based operation time for portable systems

• DC power dissipation: $P_{DC} = V_{DD} \cdot I_{DC}$ → Voltage * current

• DC power is input and output voltage dependent

• To calculate avg DC power assume 50% of the time input is at $V_{in} =$ low and 50% at $V_{in} =$ high


• $P_{DC} = 0.5 V_{DD} \{I_{DC} (V_{in}=low) + I_{DC} (V_{in}=high)\}$

→ نص الفترات صها ونصها high ، high نرجعها بالتفصيل لقدام

• Inverter type and its design affects the power dissipation significantly



Inverter

- ① • Resistive Load Inverter
- ② • NMOS depletion load inverter
- ③ • CMOS inverter

* عثمان افحص ال inverter لو بيشفل صح أو لا مثلا لو ال $V_{in} = 1$ حط على $V_{out} = 1$ وأنشوف لو خلاها تنزل 0 معناها ال inverter بشغال بشكل صحيح : 

Resistor Load Inverter

• Resistive-load inverter circuit & its VTC



* ال Capacitor موجي من اليزاين بي بنطه
عثمان نعمل modeling عثمان أقبس ال delay بشكل صحيح

* في حالة $\log_2 = 1$: ال output يكون كثير قريب من V_{OH}



* في حالة $\log_2 = 0$: ال output يكون كثير قريب من V_{OL}

Resistive-Load Inverter

• Resistive-load inverter circuit & its VTC

• $V_{in} < V_{T0}$, nMOS off

• $I_D = 0$
• $V_{out} = V_{dd}$

• $V_{in} > V_{T0}$, nMOS in sat. $\rightarrow V_{out} \rightarrow$ يكون قريب من V_{dd}


• $V_{ds} = \frac{V_{out}}{R} > V_{in} - V_{T0}$
• $I_R = \frac{V_{dd} - V_{out}}{R}$

• $V_{in} > V_{T0}$ & $V_{out} < V_{DSAT}$, nMOS in lin.

• $I_R = \frac{V_{dd} - V_{out}}{R}$

* I_R لا يساوي I_D إلا لما ال output بيت


* I_R لا يساوي I_D إلا لما يمين ال Voltage ال output ثابت



10/11/2021

Inverter Static characteristics :

Slide 16 : (with no body effect)



- * لا يهبطه أقل Voltage = 0 شو بحير ولما يهبطه أكبر Voltage = V_{dd} شو بحير
- لا أزيد على $V_{in} = 0 \leftarrow$ * ال transistor يكون off ($V_{gs} < V_{th}$)
- * ال Capacitor فاضي الشحان فال Voltage طرف ال capacitor = 0 .
- * رح يمشي current ليا قيمته $(V_{dd} - 0) / R$ وحبياً يعني بال capacitor ل حاله وما في تفريغ .
- * رح يرتفع ال Voltage ال capacitor وحينئذ يشحن ل حاله ال Voltage diff يروح وال max الي حوله على V_{out} و V_{dd} (لما يكون $V_{in} = 0$ يكون $V_{out} = V_{dd}$) ($V_{th} = V_{OH}$)
- * لو حظيت 0.1 ال V_{in} برضه يكون V_{out} نفس الاشياء لحد V_{th} حتمه قيمة V_{out} نفسا $V_{th} = V_{OH}$.

2- لما وجد $V_{ds} > V_{th}$ input * \Rightarrow يكون on ($V_{gs} = V_{dd} > V_{th}$) *
* ال Resistor ما في Current لا ياتي في وجود .

* ال NMOS حيشي في Current لا on وقيمة $V_{gs} = V_{th}$ و $V_{ds} > V_{th}$ و يكون بال Saturation
والشحنات حشيو من ال Capacitor (ينحكي بأول احكافنا) وهياك ال Voltage
ال Capacitor رح نفل ، ال NMOS بفرغ شحنات وال Resistor حيا يعني لان همار
على ال Voltage difference (بال design بنعمل ال NMOS أقوى) ال transistor حيفر أسرع
وال Current اللي بال Resistor حيزيد ، وال Current اللي بال NMOS حيقبل بالزيادة حوصد
لمرحلة تشبه الشحنة على ال Capacitor والي يعني ال Resistor بفرغ ال NMOS .

* مارج نومد لمرحلة تكون فيها الشحنات اللي ال Capacitor = 0 هو ما كانت سرعة تفريغها .

(V_{ol}) ← أقل Voltage استوفو بال Circuit وبتنوع \Rightarrow logic .
الذي في Resistor م بيعني بغير
النظر كم بيعني .

15/11/2021



Slide 16

* بيدي أنزي ال noise margin بيدي أنزي قيمة V_{th} و أقلها عشان أنزي قيمة ال
noise margin سواء high أو low ، لأنه على اوقل ال Voltage تنوي عن V_{th} ما بأتش كثير
على يثقل ال Circuit وعلى ال output زاد تنوي عن V_{ol} ما بأتش كثير ال Circuit ، هياك
بكون ضمانت إنه غير ال noise margin نتيجة مع تنوية تجاوزات خفيفة بس على مقابلاتك
تكسب .

* بس بفرغوا في اشي يمنع إنه زحكي $V_{th} = V_{th}$ بس هياك ممكن تكون فيها تنوية ميزات علينا .
* V_{ol} ← عشان أقله أكثر ما يمكن لأقل كمية الشحنات اللي بال Capacitor ممكن اني أنزي
المقاومة (R) فبقا التيار اللي يعني وقدرتي على التفريغ بتخل زي ما هو (بفرغ معلقة بس يعني نص
معلقة) وبعيد قيرنا نفل ال V_{ol} ، ال الحل الثاني لتقليل V_{ol} إنه أنزي من قوة اللي بفرغ (NMOS)
وذلك من طريق اني أنزي ال NMOS width . (لتقليل الشحنات الموجودة في ال Capacitor
يا إما بفرغ اللي يعني أو بقوي اللي بفرغ يعني اني أقل ال V_{ol} قدر الإمكان) .
* ما بفرغ على ال L عشان العاجود حسب التصميم فما بفرغ * note 8
← لاني بفرغ ال minimum فما بفرغ أقله أكثر بفرغ التصميم يعني .

Calculation of V_{OH}

- $V_{out} = V_{dd} - R_L \cdot I_R$
- When $V_{in} < V_{T0}$
 - Transistor is in **off**
 - $I_R = I_D = 0$
 - $V_{OH} = V_{dd}$





Calculation of V_{OL}

- V_{OL} is obtained when $V_{in} = V_{OH} = V_{dd}$
 - V_{in} \rightarrow لما ال output يكون V_{OH}
 - NMOS is in **sat** \rightarrow حالين V_{OH} ينزل بجيب
 - Using KCL $I_R = I_D$ \rightarrow بال linear لما ال output يجيب حواليين

V_{OL} - بتعتبره قريب من الصفر

تثبت الشحنة وال Voltage على capacitor
معدن الشحنات على capacitor ما يتغير
ال current نفسه ساكن بحدوث




Calculation of V_{OL}

- V_{OL} is obtained when $V_{in} = V_{OH} = \frac{V_{DD}}{2}$
- V_{in} ← حوالين V_{OH} → حوالين V_{OL}
- NMOS is in Saturation → linear
- Using KCL $I_R = I_D$
- $(V_{DD} - V_{OL})/R_L = B/2 \cdot (2 \cdot (V_{DD} - V_{T0}) \cdot V_{OL} - V_{OL}^2)$

$$V_{OL} = V_{DD} - V_{T0} + \frac{1}{k_n R_L} - \sqrt{\left(V_{DD} - V_{T0} + \frac{1}{k_n R_L}\right)^2 - \frac{2V_{DD}}{k_n R_L}}$$

- Use the KCL and V_{OL} definition to find the value of V_{OL}



$$\frac{B}{2} \left(\frac{V_{GS} - V_{th} - V_{DS}}{V_{OH}} \right) \frac{V_{DS}}{V_{OL}} = V_{DD} - \frac{V_{OL}}{R}$$

← القيمة الوحيدة التي ما يعرفها هي V_{OL} يا بنحوها معاينات يا بال Simulation

Calculation of V_{IL}


V_{IL} أكبر بشوي
من V_{th}

- At $V_{in} = V_{IL}$ $dV_{out}/dV_{in} = -1$
- NMOS is in Saturation
- Using KCL $I_R = I_D$

$V_{DS} > V_{GS} - V_{th}$
لأنه V_{DS} قريبة من V_{DD} وبالتالي أكيد

انتقنا ما حنخلها V_{th} بالربط حنمشوا بشوي
لبعد V_{th} لأنه عادي
لو نزل ال output
Voltage أقل من V_{th}
بشوي مقابل أي
أزيد ال noise margin
ل logic 0
وأحسن مكان أوقف

عنده قبل ما ال Curve يبدأ ينزل لأنه بعدها أي تغير كبير عال input
لسبب ال noise رح يبسيلي تغير كبير بال output بالتالي ممكن أطلع
بال range ال logic = 0 وأدخل بال range ال logic = 1
أو ال undefined region



مستحيل توصيل الـ V_{th} لإنه الـ NMOS مشغال فقد ما كيننا مستحيل
نعلي الـ Capacitor لإنه لسا في تفريغنا .

* بمعنى النقطة الي فيها $\frac{dv_{out}}{dv_{in}} = -1$

Calculation of V_{IL}

- At $V_{in} = V_{IL}$ $dV_{out}/dV_{in} = -1$
- NMOS is in Saturation

• Using KCL $I_R = I_D$

* $(V_{dd} - V_{out})/R_L = B/2 (V_{in} - V_{T0})^2 \dots (eq1)$

* Differentiate both side *لما ازيد R فيبطل يعني قد ما يفرغ*



• $-1/R_L \cdot (dV_{out}/dV_{in}) = B(V_{IL} - V_{T0})$

* substitute $dV_{out}/dV_{in} = -1$

• $-1/R_L \cdot (-1) = B(V_{IL} - V_{T0})$

• $V_{IL} = V_{T0} + 1/(B \cdot R_L) \dots (eq2)$

أما لو قلت R فانا هيك
بقوي الي يعني والي يفرغ
ضل زي ما هو ضحيتاخر
نزل الـ Curve



$V_{IL} = V_{T0} + \frac{1}{k_n R_L}$

اللي يكون عند الـ Slope = -1

لحد هون قيمة
Voh ثابتة

هاي المعادلة بتوصف النقطة
الي بنينا يها.



بس عالمين كل ما تقسي وتغير V_{in} بتغير V_{out} .

لما ازيبها V_{IL} رح
تقل فال Curve
رح ينزل أسرع لأنه طيب
الـ NMOS أقول.

Calculation of V_{IH}

- At $V_{in} = V_{IH}$ $dV_{out}/dV_{in} = -1$
- V_{in} is slightly larger than V_{OL}
- NMOS is in Linear

شو القيمة الي بحطها الـ input وتطعيني
قيمة الـ output مش V_{OL} أكلامه بشوي



لأنه V_{GS} عالية و V_{DS} قليلة. NMOS in linear mode

* احنا يا بنجد بالمعادلات زي هيك يا إما بال Simulation *

Calculation of V_{IH}

- At $V_{in} = V_{IH}$ $dV_{out}/dV_{in} = -1$
- V_{in} is slightly larger than V_{OL}
- NMOS is in Linear

* • Using KCL $I_R = I_D$



* • $(V_{DD} - V_{out})/R_L = B/2 \cdot (2 \cdot (V_{in} - V_{T0}) \cdot V_{OUT} - V_{OUT}^2) \dots \text{eq}(1)$

* • Differentiate both side

$$\bullet -1/R_L \cdot (dV_{out}/dV_{in}) = B/2 \cdot (2 \cdot (V_{in} - V_{T0}) \cdot dV_{OUT}/dV_{in} - 2V_{OUT} \cdot dV_{OUT}/dV_{in} \dots \text{eq}(2)$$

- Solve eq1 and eq2 and substitute $dV_{out}/dV_{in} = -1$ and V_{in} with V_{IH}

$$V_{IH} = V_{T0} + \sqrt{\frac{8}{3} \cdot \frac{V_{DD}}{k_n R_L} - \frac{1}{k_n R_L}}$$



المفروض أوازن بينهم قد ما بقدر .

VTC, Power & Chip Area

* Note R_L = Resistance of the resistor

$k_n(\beta)$ = Transistor gain factor

noise margin high يزيد ← noise margin low ينقل

- VTC of the resistive-load inverter for different $(k_n \cdot R_L)$

كلما زينا R_L ال curve ينزل أسرع (ينقل V_{IL}) و (ينقل V_{IH})

$$V_{IH} = V_{T0} + \sqrt{\frac{8}{3} \cdot \frac{V_{DD}}{k_n R_L} - \frac{1}{k_n R_L}}$$

* دايمًا ضمني قوتين ،

قوة بنقلها وقوة بنقلها .


$$V_{IL} = V_{T0} + \frac{1}{k_n R_L}$$

* لو زينا قوة الـ R_L يعني (فلنا R)

بكون الـ curve رقم ① جيتول الـ curve لينزل .

* لو زينا قوة الـ R_L يعني (زينا R) بكون الـ curve رقم ②
وجيتول الـ curve أسرع (أو زينا w)

مشينا بالعكس بالرسمت زي ما رسمت السوم .



Range logic

Range logic

* ما ينحوي على Power التي نحتاجها لتغير من 0 إلى 1 أو من 1 إلى 0 أو العكس.
 * ال Power التي ننزل عليها هون هي إيه بعد ما عبيت الحفرة ، هل لازم

تدخل عيني بالحفرة كاساس ، انه في احتمال تنقص فأرجع أزيدها أو بعد
 ما فرقت الحفرة ، هل لازم تدخل عيني بالحفرة عشان في
 احتمال حد يعبروا فالتالي لازم أخذ أفرغ ؟




Power

- $V_{in} = V_{OH}$
 - NMOS is in Linear
 - $I_D = I_R = (V_{dd} - V_{OL})/R_L$
 - $V_{in} = V_{OL}$
 - NMOS is cutoff
 - $I_D = 0$ الوحدة J/S →
 - $P_{DC(Average)} = (V_{dd}/2) \cdot (V_{dd} - V_{OL})/R_L$
- * 50% NMOS cutoff * 50% NMOS on
 ↓ ↓
 $P=0$ $P=IV$
 $(i_n=0)$ $(i_n=1)$
- ← * لو خيلنا 40% $i_n=1$ و 60% $i_n=0$ معادلة P_{DC} ربح تخلف حنقسم على 0.25 مش 2 وهكذا.
- ليه $V_{dd}/2$ ؟ لأنه →
 50% من ال gates هم يستولكوا Power ،
 ال 50% الباقي ما يستولكوا Power لإنه ال NMOS cutoff

* مشكلتين أساسيتين ال Resistive-load inverter 1 - مشكلة ال Power لما يكون


ال input=1 وهذا الشيء ما بتغير نتحكم فيه. 2 - مشكلة ال Resistor



Resistor

- Two possibilities for fabricating resistors:
 - Diffused resistor: an isolated n or p-type diffusion region.
 - 20-100 ohm/square: needs large area not practical for VLSI
 - Metal Resistor
 - Undoped polysilicon resistor:
 - mask off during poly doping to create about 10M ohm/square.

Slide 25 :



* $V_{OH} \rightarrow$ Voltage أعلى
 * $V_{OL} \rightarrow$ Voltage أقل
 ← بحسب ما يكون ال Input هو أعلى
 Voltage بالسيركيت اللي هو V_{OH}

* بال Inverter لما يعطي $logic = 1$ بطلنا $logic = 0$ ولما يعطي $logic = 0$ بطلنا $logic = 1$.

* بولنا V_{OL} تكون أقل ما يمكن وأقرب ما يمكن ال Zero (سلكية) إنه نزي R of نزي ال Width فويك بقا V_{OL} .

Slide 26 :

1- لما أعبي الحفرة $V_{OH} = V_{DD} - V_{th}$ ← لإن ال NMOS يكون C_{cutoff} وأنا بعبي بال Capacitor وصلنا V_{DD} وال V_{th} Voltage differential بيساوي صفر ، ما حد حيقر يفرغ لإن ال NMOS يكون off طالما ال $input = 0$ معنا ما عندي حد حيقر ال Capacitor فيقرب أروح وما أكند أراقب لإنه بضمننا أروح وأرجع حلالقي ال Capacitor مليون ما حد فرغ منك فما في power أبنلوا لأحاطة والشحنة الموجودة على ال Capacitor.

2- لما أبناش أفرغ $V_{OH} = input$ عال حظيت عال V_{OH} و عال V_{OL} حيطوع V_{OL} ، هذي ال NMOS يكون on ففي تفرغ ، في Current بال Resistor لإنه في V_{th} Voltage differential.
 - لما نولد V_{OL} يكون ال Current اللي ماشي في ال Resistor بيساوي ال Current اللي ماشي في ال NMOS ، وال NMOS هو الشخص اللي يفرغ شتان يطبني V_{OL} ، ما نزي ال NMOS يحكي أنا خالصت شغلي وما حشغل لإنه وقف ال Resistor حيند شغال وبعبي ، ففي power م يبناوا هون لأنني بصد مراقبة.


$P = I^2 R$
 * ال Power مثل ثابتة ، بتعتمد على Parameters تحت ال Circuit .

Example 5.1 - Inverter Design

Resistive-load inverter circuit

when $W/L = 1$

$V_{DD} = 5V$, $\mu^*C_{ox} = 30 \mu A/V^2$, $V_{TO} = 1V \rightarrow 0.53V$
 $V_{OL} = 200mV \rightarrow R_n = 83.3 k\Omega/V^2$



Determine (W/L) ratio of the driver Tr. And R_L to obtain the required

$V_{out} = 80mV$, $V_{in} = V_{OH}$. NMOS is in Linear

(W/L)-Ratio	Load resistor (R_L [k Ω])	DC power consumption ($P_{DC,avg}$ [μW])
1	263.0 (x)	2.56 (y)
2	131.5 (0.5x)	5.11 (2y)
3	87.7	7.67
4	65.8	10.2
5	52.6	12.8
6	43.8	15.3

لما تزيها بتزيد
 قوة الـ V_{OL} الـ
 بتقلس بيها ثابتة فرج
 ازود قوة الـ يعني حقل
 .R

$(2W)^2$
 $\mu \frac{R}{2}$
 $= 2I^2 R$

* عشان نوجد R بالبيانية لازم عرف ال Current الـ الماشي في R واللي

$I_D = \frac{V_{DD} - 80mV}{R} = \text{transistor current الـ الماشي في ال transistor}$


ال Current الـ الماشي الـ بال NMOS
 هاي المجهول
 الوحيد فيقدر أوجها

* لما تكون بتقارن بين 2 designs لازم تاخذ كل شي بعين الاعتبار مثل تقصص اشقي واشقي لا.


Inverters with MOSFET Load

Enhancement-Load Inverter


دايمه ال NMOS
 هذا مشبوك
 مع V_{DD}
 (drain)
 مشغل بال
 Saturation
 كانه يتصرف
 current
 . Source



$V_{gs} > 0.3$
 $V_g - V_{DD} > 0.3$
 $= 1$
 $V_g > 1.3$
 هيك يتقل
 كل ال V_{DD}
 لا S



Slide 28 : if I want to design the Inverter using PMOS not NMOS, what is the difference?




→ 0 = input على أحد الجانبين inverted output على الآخر
 output = 0 = output على أحد الجانبين و output = 1 = output على الآخر
 * الفحص الثاني أي أحد على input = 1 وأيضاً ال output = 1
 وأيضاً ال output = 0 على input = 0

① حيث على input = 1 = Vdd (أي Voltage عال) ال PMOS يشغل ال cutoff
 ، وفقاً قانوني ال output = Vdd ، ال Vout تنزل ال Vdd ، فإنا على ال output = 1
 فهذا ال inverter .

② حيث على input = 0 ، ال output فرقنا = 0 ، ال PMOS يشغل ال on
 ، ال NMOS يشغل ال cutoff ، ال Vout تنزل ال Vdd ، فإنا على ال output = 0
 ، فإنا ال inverter كـ inverter .

* الشكل الصحيح ال PMOS Resistive-load inverter



* فحص العاليتين (التي فوق)
 بالأخص لتأكد ال inverter .

① ال input = 1 = Vdd ، ال PMOS يشغل ال cutoff ، ال output = 1 = Vdd
 ، ال PMOS ال current ، ال Resistor حيث في ال output = 0 ، ال current
 ال PMOS ال current ، ال Resistor ال current ، ال output = 0 ، ال current
 ال PMOS ال current ، ال Resistor ال current ، ال output = 0 ، ال current

② ال input = 0 ، ال output = 0 ، ال PMOS يشغل ال on ، ال output = 0
 ، ال PMOS ال current ، ال Resistor ال current ، ال output = 0 ، ال current
 ال PMOS ال current ، ال Resistor ال current ، ال output = 0 ، ال current
 ال PMOS ال current ، ال Resistor ال current ، ال output = 0 ، ال current


* Notes: V_{DD} V_{DD} / V_{DD} V_{DD}

مايشغل \leftarrow PMOS واحد بجيبي \leftarrow logic 0
 بشغل \leftarrow NMOS واحد بفرغ \leftarrow logic 1

THE UNIVERSITY OF JORDAN

Inverters with MOSFET Load

• Enhancement-Load Inverter




Load NMOS operates in _____

$V_{OH} =$ _____

Power _____

Inverters with MOSFET Load

• Enhancement-Load Inverter



Load NMOS operates in _____

$V_{OH} =$ _____


Power _____

* Slide 29 *

① لو حطيت عال $V_{in} = 0$ ال NMOS اللي تحت جيكون تشغيل بال Cutoff وال NMOS اللي فوق تشغيل بال Saturation ، فوج يشحن ال Capacitor الموجود عال out لحد ما يوصل أعلى شي ، ههه $V_{oh} = V_{dd}$ ؟ لا والشرح في الأسفل

② لو حطيت عال $V_{in} = 1$ ال NMOS اللي تحت جيكون تشغيل بال Saturation افترض انه ال $v_{out} = 1$ ، ففي Current ماشي بال NMOS 2 ، المفروض ال NMOS اللي تحت يكون أقوى لأقدر أسحب ال Voltage لأشي قريب من الصفر ، ما يوصل صفر بالزبط لأنه في تعبئة ، $V_{oh} \approx 0$.

- حلينا مشكلة ال fabrication Resistor بس ها جرحل نفس النتائج بالتصميمين ؟



لو افترضنا $V_{dd} = 1V$ ، وال Capacitor في البداية صفر وال $V_g = 1$ ، ال transistor ب Mode ال Saturation فيعني في Current فيشحن ال Capacitor ، نفرض

شحن ال Capacitor زادت ل 0.4 بعدين زادت ل 0.6 ←

V_g	V_s	V_{gs}	
1	0.6	0.4	on

لحد ما أوصل ال 0.7 بكبير ←

V_g	V_s	V_{gs}	
1	0.7	0.29	off

ومارج أشوف اشئ أعلا من 0.7 ، فإننا أكبر Voltage ممكن أستوفه عال Capacitor هو 0.7 إننا ما جرحل V_{dd} وال الفرق بين أعلى Voltage يستوفه و V_{dd} هو $V_{th} = 0.3$ ، $V_{oh} = V_{dd} - V_{th}$) و $(V_{oh} \approx 0)$


إننا زي ما لاحظنا ال NMOS ههه هو الخيار الأفضل إني أنتقل منه $logic = 1$.
* ممكن أصل الموضوع بإني أزيد ال Voltage اللي عال gate ل 1.1 ؟

V_g	V_s	V_{gs}	
1.1	0.7	0.4	on

كده جيحد تشغيل لحد ما أرتج أوصل
إيههه $V_{th} = V_{gs}$

فصار ههه ال Max اللي يقدر أوصله = 0.8
منها بعرف أعلى قيمة V_s بنقدر نشوفها . →

$$[V_g - V_s \geq V_{th}]$$




Vg	Vs	Vgs	ON/off
1	0	1	ON
1	0	1	ON
1	0	1	ON
1	0	1	ON

حطيت عال Source = 0 اول مرة ، التوضيح بالجهد ،
 جيكون شغال وعم بفرغ وال Voltage كان 1 مع التفرغ
 مار 0.7 ما تغير اشي جيخل بفرغ زياده ايوجد 0.2
 رح يخل ON لحد ما نوجد 0 وال Voltage differance
 مار بفر من 0.3 ما جيمشني Current

فوج ينقلني Strong Zero بس ينقل ← بل NMOS
 weak one زي ما شرحنا ولا .

* هلا جشوف نفس التجربة بتي بال PMOS



Vg	Vs	Vgs	ON/off
0	1	-1	ON
0	1	-1	ON
0	1	-1	ON
0	1	-1	ON

جيمشني Current ويشحن ال capacitor جيوصل ل 0.3 ،
 جيخل بيشحن ويوصل ل 0.7 لحد ما أول ل 1 جيكون
 Vds=0 ما في رافع للشحنات انما تتخرج فوجول لا max اللي هو 1 واللي هو Vth

* فال PMOS جيقل Strong one فهو أول من ال NMOS ينقل ال 1 .

Vg	Vs	Vgs	ON/off
0	1	-1	ON
0	0.7	-0.7	ON
0	0.3	-0.3	ON


* $V_{gs} < -0.3$
 $V_g - V_s < -0.3$
 $0 - V_s < -0.3$
 $V_s > 0.3$

جيفرغ من ال Capacitor ، وكلنا 0.7 جيخل بفرغ لحد ما أول 0.3 لوتزل عنه شوي
 جيمشني off ، فمارح أشوف أقل من 0.3 ، مارحل أول نفس يعني ، لو بي أجبره ينزل
 لمرجح أقل Vg ل 0.3 - بس هاي معب زعلوا - * فال PMOS جيقل
 Weak Zero


الليزاي الصغ ابي اعتمد عال NMOS بفرغ وال PMOS يعني ، بس انا معب أشغل
 الليزاي مسا .

CMOS Inverter

- Has NMOS and PMOS Transistors
- Cons
 - Complexity
- Pros
 - Power
 - VTC is sharp




(a)



Operation

- $V_{GS,n}$ _____
- $V_{GS,p}$ _____
- $V_{DS,n}$ _____
- $V_{DS,p}$ _____




(a)

دیسکتھ اپ اسٹریکٹ*

Operation

① Strong one

- $V_{GS,n} < V_{th,n}$
- NMOS is OFF
- PMOS operates in Sat \rightarrow $out = 0$
lin \rightarrow $out = V_{DD}$




(a)

Operation

② **Strong 0**

- $V_{GS,p} > V_{th,p}$
- PMOS is OFF
- NMOS operates in lin




(a)

③

Operation

- $V_{in} = V_{IL}$
- NMOS is in SAT
- PMOS is in lin




(a)

⑤ when the inverter is symmetric.

Operation

- $V_{in} = V_M = V_{DD}/2$
- NMOS is in SAT
- PMOS is in SAT




38


④

Operation

- $V_{in} = V_{IH}$
- NMOS is in lin
- PMOS is in SAT




39



ملخص

Region	V_{in} in the region	V_{out}	NMOS	PMOS
A	$< V_{th,n}$	V_{OH}	Cut-off	PMOS
B	V_{IL}	$\sim V_{OH}$	Sat.	Linear
C	V_M	V_M	Sat.	Linear
D	V_{IH}	$\sim V_{OL}$	Linear	Sat.
E	$> V_{tdd} + V_{th,p}$	V_{OL}	Linear	Sat. Cut-off



* نفترض انه $V_{dd} = 1V$

* $V_{th,n} = 0.3$

* $V_{th,p} = -0.3$

* سيكون سني 5 مناطق

أعلى شوي $V_{th,n}$ $V_{in} \rightarrow$

قبل 0.7 شوي $V_{in} \rightarrow$

① $V_{GS,n} < V_{th,n}$ \Rightarrow $V_{GS,p} = V_{th,p} + V_{dd}$

* NMOS رح يكون off

* ما بترجع linear أو Saturation واحنا ما نعرف ال output

* PMOS رح يكون on ، ال out يكون 0 بالبداية ورح يبدأ ال PMOS بيشحن ، لما يكون ال out = 0 يكون ال PMOS Mode of operation ← Saturation

لأن V_{GS} أقل من $V_{th,n}$ وفوضنا قيمة $V_{in} = 0.2$ أقل من V_{th} ومع إجراء الحسبة نعرف ال Saturation

* بعدين حيثما يقبل التغيير ال $out = V_{dd}$ فكل ال PMOS يشتغل بال linear

* لما يكون ال $V_{out} = V_{th}$ ال current اللي ماشي في ال PMOS = 0 ، لأنه بال linear

* بال linear ، إذا ال $V_{GS} = 0$ يكون ال current = 0

② $V_{GS,p} > V_{th,p}$

* ال PMOS يكون off (أو كان ال input من 0.7 وخالو)

* ال NMOS يكون on ، لو كان ال $out = V_{dd}$ يكون ال PMOS في Saturation mode

رح يبدأ يفرغها ورح يفرغ ال Capacitor لها أو لو ال $out = 0$ فكل ال linear mode

③ $V_{in} = V_{th}$

* لو حطينا $V_{in} = 0.4$ مثلا ، ولما يكون ال $V_{in} = V_{th}$ ال output رح يكون $\sim V_{dd}$

* فيكون ال NMOS بال Saturation و ال PMOS بال linear

* ال Voltage دائما ثابت ماشي قريب من V_{dd} لما ال PMOS

مستقر

④ $V_{in} = V_{IH}$

* حفرض ايه $V_{IH} = 0.6$ من V_{DD} ، ال $NMOS$ جيڪو بال $linear$ وال $PMOS$ بال Sat ،
ال out جيڪو قريب من ال in ، فالا بعد ال $الحسابات$ رج $يبلغ$ ال $modes$ ال
هيءَ بال $زيد$.

⑤ when the inverter is symmetric, $V_{in} = V_M = V_{DD}/2$

* يعني او فرضت ال $V_{in} = 0.5$ جيڪو ال $V_{out} = 0.5$ ، ال $NMOS$ بال Sat وال $PMOS$ بال $Saturation$ (V_{in} سڀني ال $gate$ ال $drain$ ال V_{DD})

V_{OH} & V_{OL}

• $V_{OH} = \underline{V_{DD}}$

* هذه هي ميزة ال CMOS " يكون Strong 0 Inverter"

• $V_{OL} = \underline{0}$

و Strong 1 وهذا ما شغلنا قبل بال NMOS او ال PMOS (resistive load inverter)

V_{IL}

• $V_{in} = V_{IL} \rightarrow dV_{out}/dV_{in} = -1$

• NMOS is in SAT


• PMOS is in lin

* B_n و B_p يفرقوا عن بعض أحياء *
 * ال B الواحد لما يكون ال transistor مخوي (on)
 * أما لما يكون مطفي ما يسأل في B *

V_{IL}

- $V_{in} = V_{IL} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in SAT
- PMOS is in lin

$$B_n/2(V_{GS,n} - V_{th,n})^2 = B_p/2(2 \cdot (V_{GS,p} - V_{th,p}) \cdot V_{DS,p} - V_{DS,p}^2)$$



$$V_{IL} = \frac{2V_{out} + V_{T0,p} - V_{DD} + k_R V_{T0,n}}{1 + k_R}$$

* مش كثير تستعمل المعادلة *

لو زدت k_R ، إذا زادت k_n معناه زادت k_n و إذا
 زدت k_p كإف زدت k_p و إذا زادت k_p و إذا زادت k_n متزيد
 V_{IL} فصار يزيد ال ratio فال curve حمار ينزل أسرع
 وكذلك لو قللنا k_p مع ثبات k_n حبيبين نفس الأشي

V_{IH}

- $V_{in} = V_{IH} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in lin
- PMOS is in SAT

V_{IH}

- $V_{in} = V_{IH} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in lin
- PMOS is in Sat

$$B_p/2(V_{GS,p} - V_{th,p})^2 = B_n/2(2 \cdot (V_{GS,n} - V_{th,n}) \cdot V_{DS,n} - V_{DS,n}^2)$$

$$V_{IH} = \frac{V_{DD} + V_{T0,p} + k_R \cdot (2V_{out} + V_{T0,n})}{1 + k_R}$$

$$k_R = K_n/K_p$$


Inverter threshold voltage

- $V_{in} = V_{out}$
- NMOS and PMOS are in Saturation


Inverter threshold voltage

- $V_{in} = V_{out}$
- NMOS and PMOS are in Saturation

$$V_{th} = \frac{V_{T0,n} + \sqrt{\frac{1}{k_R}} \cdot (V_{DD} - |V_{T0,p}|)}{\left(1 + \sqrt{\frac{1}{k_R}}\right)}$$



Design of CMOS Inverter



Design of CMOS Inverters (2)

• If symmetric CMOS inverter with $V_{T0,n} = |V_{T0,p}|$ and $k_R = 1$,


$$V_{IL} = \frac{1}{8} \cdot (3V_{DD} + 2V_{T0,n})$$

$$V_{IH} = \frac{1}{8} \cdot (5V_{DD} - 2V_{T0,n})$$

→ $V_{IL} + V_{IH} = V_{DD}$
in a symmetric inverter

→ $NM_L = V_{IL} - V_{OL} = V_{IL}$
→ $NM_H = V_{OH} - V_{IH} = V_{DD} - V_{IH}$

→ $NM_L = NM_H = V_{IL}$



في محاضرة الاثنين 29/11 ومحاضرة الأربعاء 1/12
لـ الدقيقة 56
لـ كامل المحاضرة
تطبيقات على الـ LTspice.

* الـ Capacitor مشاير من التصميم ، بنحطه
مشاير تعديل modulating.

كيف ال behaviour ال inverter مع الوقت .

Inverter Transient Characteristics

Dr. Mohammad Abdel-Majeed

Assistant Professor

University of Jordan

Timing Analysis

- Delay models are required for _____ and the _____

→ هو اللي بيجي في
Timing Analysis ال


* بيجي دائما ال "worst case delay" كمان أقدر بناو عليه أحد

ال clock cycle .


Example


* لما اجي اعد Pipeline اقل شي طولها بده يكون 6 delay units

↓
worst case Path




* ما بترجأ احكي 5 لأنه أنا مش رايا ضمان إني أخدوا الشغل على 5.





* $C_{sb,n}$ ما يشمله بال delay لإنه الطرفي
 تاسه ground < Capacitance بنحسبه بال delay لما يحسب
 ليه Voltage difference وهذا ما عليه.


• $C_{load} = C_{gd,n} + C_{gd,p} + C_{db,n} + C_{db,p} + C_{int} + C_g$



شامل مع output أيضًا

$$\bullet \text{Clod} = C_{load} = \underbrace{C_{gd,n} + C_{gd,p}}_{\uparrow} + C_{db,n} + C_{db,p} + C_{int} + C_g$$

لو كان الcapacitors مشوكلين
بين ال input وال output كما
نيجي نعمل modeling بنشمله
عال input ونشمله
عال output ونلغي اللي
كان بين ال input
وال output .




والقيمة اللي بلانها، الة بين اشمله عال out بتكون مضروبة

Constant.

اسم هذه النظرية Miller effect

ال current اللي هانشي في ال capacitor هو اللي بجردي فيه يدي وقت لاومل.



قديه الوقت اللي يحتاجه في انتقال input الى output عال output ، مارح انتهي ال output
 يوصل كل المسافة
 & اول ما يوصل نوصي
 ببدا أك

سول نفسيها بال simulation


Delay-Time Definitions: Propagation Delays

نربط بين input ال output وال


* if $V_{OL} = 0, V_{OH} = 1 \rightarrow V_{50\%} = 0.5$

* if $V_{OL} = 0.1, V_{OH} = 1$

$$\rightarrow V_{50\%} = \frac{1 - 0.1}{2} + 0.1 = 0.55$$



لانه ما مشيت ال 0.45
 من الصفر مشيتي من 0.1
 "قيمتك بس تمشي 0.45
 بتكون 0.55 وهذا اللي تراقبه"



$$V_{50\%} = V_{OL} + \frac{1}{2}(V_{OH} - V_{OL})$$

$$V_{50\%} = V_{OL} + \frac{1}{2}(V_{OH} - V_{OL}) = \frac{1}{2}(V_{OL} + V_{OH})$$

$$\tau_{PHL} = t_1 - t_0$$

$$\tau_{PLH} = t_3 - t_2$$

$$\tau_P = \frac{\tau_{PHL} + \tau_{PLH}}{2}$$

* Note : مربع يعبر 1 عشان امشي لا ممكن تلبس شوي شوي تعبنا المرحبات وحدة ورا الثانية لحد ما آخر مربع يوصل ال max يكون كل اللي قبله ومدال ال max ، ما تربط اللي قدام يوصل ال max والي ورا لسا متنا وامله ، بس ممكن اللي ورا يوصل ال max والي قدامه يكون لسا ما وصل

تغير ال output من 0 الى 1

ممكن تستخدم قيم غير 90% و 10% حسب المطلوب

Delay-Time Definitions: Rise & Fall Times

لغير ال output من 0 الى 1


* ما بونتم ال input في ال Rise وال Fall times

* بونتم قديه بها ال output signal عشان تنتقل من 0 الى 1 او من 1 الى 0

مسؤول عنها ال Pmos فقط

* قيمة τ_{rise} وقيمة τ_{fall}

τ_{fall} تعتمد حسب مين الاقوى ال Pmos ولا ال Nmos



$$V_{10\%} = V_{OL} + 0.1(V_{OH} - V_{OL})$$

$$V_{90\%} = V_{OL} + 0.9(V_{OH} - V_{OL})$$

$$\tau_{rise} = t_D - t_C$$

* ما في باقي استنى لا وول strong و strong لانه بالزيادات ال current يكون كبير فايد ويزيدوا التولولام

* لو خايت ال Pmos و ال Nmos ال W/L ال 64/32
 ال Nmos حيت اقوى لانه ال $M_n \sim 2M_p$
 في باقي ال W/L ال Pmos ال 128/32 بصيروا هيك قد بصلط

* EX 8 $V_{OL} = 0.2, V_{OH} = 1.1$

بباعد من 0.29 $V_{10\%} = ?$

لوقتي رهن 1.01 $V_{90\%} = ?$


Calculation of Propagation Delay

(AVG current method) → **لنأخذ نقطتين وبشوا قديه ال current** بالنقطة الأولى وقديها current بالنقطة الثانية ويتأخذ ال **avg** بيزوم ما اختيار النار بيزيد بشكل linear بينوم.

- Simplest method : estimating the average capacitance current

$$* \text{Delay} \propto \frac{C \Delta V}{I}$$

على اعتبار أنه = التيار نفسه ماشي باستمرار



المساحة تحت المنحنى = التكامل = عدد الشحنات التي نقلت.

ثابتة ومعروفة ← $\text{Delay} = \frac{C \Delta V}{I_{avg}}$ بتعتمد على ال Time المطلوب

بوضه بناء على النقاط اللي بيدي ياها.

Calculation of Propagation Delay (AVG current method)

- Simplest method : estimating the average capacitance current

$$\tau_{PHL} = \frac{C_{load} \cdot \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} \cdot (V_{OH} - V_{50\%})}{I_{avg,HL}}$$

$$\tau_{PLH} = \frac{C_{load} \cdot \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} \cdot (V_{50\%} - V_{OL})}{I_{avg,LH}}$$

Inverter Transient Characteristics


Slide 148 I_{avg} ← التيار الي كان انا غيرت ال Voltage ال Capacitor (ΔV)

لو بي أحسب مثلاً ال propagation delay بالعدا كده مش بال Simulation

* ال current في I_1 اول من I_2

لان اولها يكون عالي بعد مين بيبدأ

* يقل



* ال وضع الطبيعي نقيس ال 50% ال

input و ال output بيبدأ احنا ال input

ال 50% ال (نقطة ال 50% ال)

ال input بتغير بشكل اذني يعني باخذ 0.5 sec

ال نقطة ال (نقطة ال 50% ال) ال 50% ال ال نقطة ال غيرت فيها

ال Voltage بين انا ما بيبدأ بتغيروا (غيرت V_{in} من 1 الى 0) بين ال out انا ما بتغيروا (التي)

* ال current الي ما بيبدأ من I_1 ال I_2 هو ال I_{avg} واكيد $I_{avg} = \frac{I_1 + I_2}{2}$

مثال نقيس 100%.


* ΔV ← ال Capacitor الي ال output قديه انا غيرت ال Voltage تبعه

فبتا ال خرجنا ال فوق وباستخدام ال CMOS $V_{OL} = 0 = V_{50\%} - V_{OL}$

ال ال ال CMOS ال ال يكون $V_{OL} = 0$ اكيدي

EX: CMOS Inverter : $V_{dd} = 1.2$, Find T_{PHL} ? Delay = $\frac{C \Delta V}{I}$

$$\rightarrow = (50 * (1.2 - 0 / 2)) /$$



current of I_1, I_2 (التي الي بوليقي)

50fF

output

* $I_1 = V_{in} = 1.2, V_{out} = 1.2 \rightarrow$ mode

operation (A) = Cutoff, (B) = saturation $\rightarrow I_1 = \frac{\beta_n}{2} (V_{gs,n} - V_{th,n})^2$

Five Apple

* I_2 : $V_{in} = 1$ (1.2), $V_{out} = 0.6$, mode of operation (A) = cutoff, (B) = linear $\rightarrow I_2 = I$ in linear mode

Current I_1 و I_2 في $V_{ds} = 0.6$ و $V_{gs} = 1.2$ و V_{th} لـ I_2 $\rightarrow I_{avg} = \frac{I_1 + I_2}{2}$ (قيمة I_2 كالتالي)


$\therefore A+B+C = 0 \rightarrow A=0 \rightarrow B=C$

* لو كان السؤال حساب T_{PLH} حسب الترتيب

$\therefore I_2$: $V_{in} = 0$, $V_{out} = 0.6$,

Nmos off, Pmos on

I_2 في mode الـ I_2




$\therefore I_1$: $V_{in} = 0$, $V_{out} = 0$, Nmos in cutoff, Pmos on


I_1 في mode الـ I_1

$\rightarrow I_{avg} = \frac{I_1 + I_2}{2}$

Slide 16 : Calculation of Rise and fall time :



Find rise time :



* $V_{p10\%} = V_{OL} + 0.1(V_{OH} - V_{OL}) = 0.12$

* $V_{p90\%} = V_{OL} + 0.9(V_{OH} - V_{OL}) = 1.08$

$\rightarrow \Delta V = 0.96$

$\therefore I_1 \rightarrow V_{in} = 0$, $V_{out} = 0.12$, Nmos \rightarrow cutoff, Pmos \rightarrow on and Sat

$\rightarrow I_1 = \frac{P_p}{2} (V_{gs,p} - V_{th,p})^2$

$\therefore I_2 \rightarrow V_{in} = 0$, $V_{out} = 1.08$, Nmos \rightarrow cutoff, Pmos \rightarrow on and linear

$\rightarrow I_2 = I$ in linear

$\rightarrow I_{avg} = (I_1 + I_2) / 2$

Calculation of Propagation Delay (AVG current method)

- Simplest method : estimating the average capacitance current

$$\tau_{FHL} = \frac{C_{load} \cdot \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} \cdot (V_{OH} - V_{50\%})}{I_{avg,HL}}$$

$$\tau_{PLH} = \frac{C_{load} \cdot \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} \cdot (V_{50\%} - V_{OL})}{I_{avg,LH}}$$

- The average current

$$I_{avg,HL} = \frac{1}{2} [i_C (V_{in} = V_{OH}, V_{out} = V_{OH}) + i_C (V_{in} = V_{OH}, V_{out} = V_{50\%})]$$


$$I_{avg,LH} = \frac{1}{2} [i_C (V_{in} = V_{OL}, V_{out} = V_{50\%}) + i_C (V_{in} = V_{OL}, V_{out} = V_{OL})]$$

Calculation of Rise and fall time (AVG current method)

$$T_{rise} = t_D - t_C = \frac{C_{load}(V_{90\%} - V_{10\%})}{I_{avg,rise}}$$

$$I_{avg,rise} = \frac{I_C + I_D}{2}$$

$$I_{avg,rise} = \frac{I_{sdp}(V_{in}=V_{OL}, V_{out}=V_{10\%}) + I_{sdp}(V_{in}=V_{OL}, V_{out}=V_{90\%})}{2}$$



Example


- CMOS inverter with NMOS $\mu C_{ox} = 20 \mu A/V^2$, $(W/L)_n = 10$, $V_{t,n} = 1V$, $C_{load} = 1 pF$ and $V_{DD} = 5V$
 - Calculate output fall time

* لما تزيد ال width ال Pmos ال T_{PHL} ولا حيصيرها اشقي لانه مادخلها بال Pmos بشكل او باخر ال Pmos خطه شوي بس بشكل مباشر اللي بدنا به انه ما دخله.

Example 6.4 (2)

- The falling-output propagation delay (H to L)

* لما تزيد w ال nmos
يقبل لانه سرية
التفويج بتزيد
 T_{PHL}
* ما بتزيد نزيد w
لانه لانه هيك
بتاثر على Area




Example 6.4 (3)

→ lower is better


→ lower is better

- The (Area x Delay) product



→ لازم أخذها بالحيصان كشان
ما أزيد اشي بناء على
اشي ثاني ، لازم أخذ
كل شي بعين الاعتبار

* مثل الفكرة أسرع السرعة تلحقني كشان
أجي وأخلفها بسرعة لازم انتبه لي
قبله ما أخلف أعلاه تأخير



→ لازم ما أزيد الا سكتير كشان

→ ما تزيد ال و و وتأثر على interconnect
اللي قبلي وتقطعه


Ring oscillator

* فيديو محاضرة الاثني 13/12 في شرح عن ال Simulation *

* تقدر تزيد الوقت اللي تقضيه باله وبال 1 باي ازيد عدد inverters أو ازيد ال capacitor الي انا حاله.

* بنحط عدد فوري من inverters لانه لو حطيت عدد زوجي مارج يزيك حتضل دايمه 0 او طايمه 1 ما حتغير.

CMOS Ring Oscillator Circuit



* نفرضه عند $v_2 = 0$ قديه حتضل في هاهي المرحله؟
 لجد ما همار 1، قديه جيكل بال 1؟

* حاليًا نوهل ال interconnect delay ← (2,4) v_2

* الوقت اللي تقضيه باله قبل ما أبدا انغير ل 1

* ① → T_{PLH3}
 * ③ → T_{PHL1}
 * ⑤ → T_{PLH2}

* الوقت اللي حفضيه باله عكس الي باله $T_{PHL3} + T_{PLH1} + T_{PHL2}$


* بدنا نفرف نشوال Capacitors اللي مومين لنا و اللي بكونوا السب باي أخذ وقت كشان أشحن أو أوقف وكيف بدنا نحسب قيم ههول ال Capacitors.

MOSFET Capacitor

- The on-chip capacitance found in MOS circuit are in general complicated functions of the layout geometries and the manufacturing processes.
- We will develop simple approximations for the on-chip MOSFET capacitances.

MOSFET Capacitor (2)

overlap




The channel length is given by

$$L = L_g - 2 \cdot L_D \quad (3.117)$$

- The p^+ regions around the source and drain, namely the channel-stop implants, are used to prevent the formation of any unwanted channels between two neighboring n^+ diffusion regions


MOSFET Capacitor (3)

- MOSFET parasitic capacitances are observed between terminals.
- Most of the capacitances are distributed and the complex.
- Capacitances can be modeled as
 - Lumped \rightarrow زيبي كنانصل بناخذ كل ال capacitors مة وحدة
 - distributed \rightarrow كل قطعة من الملك اليا ال C, R الخاص فيها ما بيع \rightarrow فرق
- Parasitic device capacitances can be classified into two major groups
 - Oxide-related capacitance
 - Junction capacitance



* إذا حسبنا Parallel plate capacitor بقياس ال Capacitance تبعاً =

$$\frac{\epsilon_{ox} L W}{t_{ox}} = \frac{\epsilon_{ox} L W}{d} = \frac{\epsilon_{ox} A}{d} = \text{منطوقياً}$$



Oxide-related Capacitances (1)

- The gate electrode overlaps both the source region and the drain region at the edges.
 - The two overlap capacitances that arise as a result of this structural arrangement.

- $C_{GD}(\text{overlap})$

- $C_{GS}(\text{overlap})$

- The overlap capacitances can be found as

$$C_{GS}(\text{overlap}) = C_{ox} \cdot W \cdot L_D$$

$$C_{GD}(\text{overlap}) = C_{ox} \cdot W \cdot L_D$$

with

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$




Oxide-related Capacitances (2)

- Capacitances which result from the interaction between the gate voltage and the channel charge.

- C_{gs}, C_{gd}, C_{gb}

gate capacitance = $C_{gs} + C_{gd} + C_{gb}$

Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or display.



Oxide-related Capacitances (2)

→ Source و gate overlap و channel و gate drain و gate overlap

- Cut-off mode

- The surface is not inverted.
- No conducting channel between source and drain

$C_{gs} = C_{gd} = 0$


(3.120)

- The gate-to-substrate capacitance can be approximated by

Parallel Plate capacitor

$C_{gb} = C_{ox} \cdot W \cdot L$

Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or display.




Oxide-related Capacitances (2)

- Linear mode

- The inverted channel extends across the MOSFET.
- Conducting inversion layer shields the substrate from the gate electric field.
- $C_{gb} = 0$
- The distributed gate-to-channel capacitance (equal S,D)

رح نغير جاية من ال Source وال Drain
 $C_{gs} \approx C_{gd} \approx \frac{1}{2} \cdot C_{ox} \cdot W \cdot L \rightarrow \frac{1}{2}$ parallel plate capacitor

نص بالنص (بنحوي ال channel)
 * ما صار Pinched off لسا كنان
 نحوي انه دخلنا بال Saturation



* الوم تعرفوه ؟ اذا بي اشرح ال gate capacitance ال transistor ال mode of operation ال transistor


Oxide-related Capacitances (3)

- Saturation mode ال Channel قريب ال drain بتفسير ترويح، بسبب ال DIBL (ال depletion region حوالي ال drain تنوع)

- The inversion region is pinched off. بالتالي ال channel بتبطل توصل ال drain بتفسير توصل
- The gate-to-drain capacitance component is equal to zero الشي قريب من ال Drain
 - $C_{gd} = 0$
- Source still linked to the conducting channel.
 - Shielding effect still remain : $C_{gb} = 0$
- The distributed gate-to-channel capacitance as seen between the gate and the source can be approximated by

Source ال Channel جاية من ال Source ال capacitance

$$C_{gs} \approx \frac{2}{3} \cdot C_{ox} \cdot W \cdot L$$



Oxide-related Capacitances (4)

Capacitance	Cut-off	Linear	Saturation
C_{gb} (total)	$C_{ox}WL$	0	0
C_{gd} (total)	$C_{ox}WL_D$	$1/2 C_{ox}WL + C_{ox}WL_D$	$C_{ox}WL_D$
C_{gs} (total)	$C_{ox}WL_D$	$1/2 C_{ox}WL + C_{ox}WL_D$	$2/3 C_{ox}WL + C_{ox}WL_D$


- We have to combine the distributed C_{gs} and C_{gd} values found here with the relevant overlap capacitance values, in order to calculate the total capacitance between the external device terminals.

← أهملنا ال overlap capacitance / regions
 ← بنحاول نفل عنه طيقا
 بالباية بين هون بالجدول شامل ال (overlapping) .
 كشانما تزيد delay

* مش هوم التفاصيل هوم ابي أقدر أطلع ال gate capacitance حسب ال mode of operation ال transistor اللي بنسوي .


Oxide-related Capacitances (5)

- Variation of the distributed (gate-to-channel) oxide capacitances as function of gate-to-source voltage.



Junction Capacitances (1)

- Consider the voltage-dependent source-substrate and drain-substrate junction capacitances : C_{sb} , C_{db}



Junction	Area	Type
1	$W \cdot x_j$	n+/p
2	$Y \cdot x_j$	n+/p+
3	$W \cdot x_j$	n+/p+
4	$Y \cdot x_j$	n+/p+
5	$W \cdot Y$	n+/p

منجدي بالتفصيل منه لقدام (Stop channel)

Junction Capacitances (2)


- C_{sb} and C_{db} are due to the depletion charge surrounding the respective source or drain diffusion regions embedded in the substrate.
 - both of these junctions are reverse-biased under normal operating conditions.
 - The amount of junction capacitance is a function of the applied terminal voltages.
 - Junction capacitances associated with sidewalls (2,3,4) will be different from the other junction capacitance.

حبدأ ال wires interconnect نفس حبدأ إنك تكبر شارع بينا بنائين حشان
شوما حمر حرك زحمة أنشأ المنقل تكون حخيفة وحقبولة.

Estimation of Interconnect Parasitics

Main components of the output t_c

- Internal parasitic capacitances of tr
- Interconnect capacitances
- Input capacitances of the fan-out g




مثلا لو بي
انقل بس لواد
ال inverter وادط
عليه كل ال voltage أكيد
اللي تحت ما حيزلوا حشو
وأكيد حيزكون الوم تأثير
حتى لو بسيط. فما بيحزموا.

interconnect wires و في حسي local wires
و Semiglobal wires و global wires كلوم بيحزموا
من Metal wires والوم وقت ما بحسر زومله

أ: عدد ال elements الي موجودة على chip عم تزيد فيمكن أحتاج اشبك
ال elements الجداد مع القلام. (wires و global wires تشغل على مسامت طويالة بال chip)
(length تلهم حزي ماهو وال cross section Area قلت فلا بطد زاد)
* زي لو كانت المسافة كثر جوية ما ينقلوا مرة وحدة، بحط محطات تقوية تتسقل
Signal وتلقوها لا ال Station الي بيدها وهكنا وهذا بسع ال Signals.

بعد
Scaling
بناخذها القديس، فالصاحة
القضية تتسقل
أشياء جديدة

Interconnect Delay



صحيح قلنا والمفروض
ال بطد تزيد بس احنا
كمان قلنا ال length صاروا
ال elements قدامنا
بعض، فعادي ال delay
تاتعم مع ال Scaling بتقل لإني
ما بقاوي بنفس الطول.


برخه بتقل مع ال Scaling وهنا حشوفه لقلام
الأملاك الي بتسبك ال Modules مع بعض،
بتزيد ال بطد مع ال Scaling لسببين

بدل ما ينقل المسافة وحدة حطيله
2 inverter يقوه (زي بسباق السيارات
بسا يتوقف ليعبي بتزيد وتغير العجل)
 $R = \frac{\rho L}{A}$
ولما نقل السلك (زفوه)
بحسر المقام فتزيد R فتزيد
ال RC Delay.

- Dealing with the implications and optimizing a system for speed
 - Estimating the interconnect parasitics in a large chip
 - Simulating the transient effects.


Statistical distribution

- Statistical distribution of interconnection length on a typical chip



Interconnect Capacitance Estimation (1)

- A simplified view of six interconnections on three different levels




مشنا ما يصير في تراجم بلاقي أكثر من اعداد موجودين مشنا ما يصير في تقاطع.

Interconnect Capacitance Estimation (2)

- The section of a single interconnect


بن ال wires في capacitance
أكيد.



Interconnect Capacitance Estimation (3)

- The total parasitic capacitance

بن تكون بين سطح ال wire وبين
ال wires الي تحته



بن حاول تزيد ال distance
عشان تقلل من ال
capacitance لتقل
ال wires delay

Thickness value of different layers

Field oxide thickness	3 μm
Gate oxide thickness	2.6nm
Polysilicon thickness	1 μm (minimum width 0.06 μm)
Poly-metal oxide thickness	1.1 μm
Metal 1 thickness	1.8 μm (minimum width 0.09 μm)
Metal 2~7 thickness	2.2 μm (minimum width 0.1 μm)
Metal 8~9 thickness	9 μm (minimum width 0.4 μm)
Via oxide thickness (PO-M1)	1.75 μm
Via oxide thickness (M1-M6)	2.2 μm
Via oxide thickness (M6-M9)	9 μm
n ⁺ junction depth	23nm
p ⁺ junction depth	28nm
n-well junction depth	3 μm

Interconnect Resistance Estimation

- Total resistance in indicated current direction

$$R_{\text{wire}} = \rho \cdot \frac{l}{w \cdot t} = R_{\text{sheet}} \left(\frac{l}{w} \right)$$

- The sheet resistivity of the line

$$R_{\text{sheet}} = \left(\frac{\rho}{t} \right)$$


* باء LTspice مافي modeling لـ distance وتخط R و C بناء على انشي الي انت بنشوقه .
interconnect delay احد اذك تقدر

RC Delay Models

Capacitor واحد و R وحدة

قلون لاستخرج V_{out} الي جيوسي خلال وقت معين.

- Simple lumped RC model & T-model




بيطيك أسوأ delay ممكن تحطها.

$$V_{out}(t) = V_{DD} \left(1 - \exp\left(-\frac{t}{RC}\right) \right)$$

$$V_{30\%} = V_{DD} \left(1 - \exp\left(-\frac{\tau_{PLH}}{RC}\right) \right)$$


$$\tau_{PLH} \approx 0.69RC$$



مهم لعتا يوصل 50% Voltage للمرف الثاني.

- Distributed RC ladder network model


كل جزء من السلك الـ R




الـ delay هون ما حيطع معك نفس الي فوق ، بالـ lumped ياخذ وقت أكبر لتطلع أما الـ distributed بيطيك delay أقل

طرق مختلفة لتوزيع RC الـ


Various RC Models




(a) lumped RC model




(b) T-model




(c) T2-model



(d) pi-model



(e) pi2-model




(f) pi3-model

رسمت كل التفرعات عندي
وأكيد الربطه بتختلف من انتقالك
من مكان لمكان غير

The Elmore Delay (1)

* فوينا بدي أمشي من نقطة 1 لـ 3 ،
نشو الـ R اللي موجودين بطريقي ؟
R₁ و R₂ و R₃ هتدول بس اللي بتشغول
بالمعادلة. بعدين بكل R
نشو الـ Capacitor اللي حشملوها ؟
R₁ ← شايف كل الـ Capacitors
اللي موجوده (C₁ → C₈) ← R₂ ،
بشوف بس C₃
بشوف بس (C₂ + C₃ + C₄ + C₅) ← R₃



$$\tau_{Di} = \sum_{j=1}^N C_j \sum_{k \in P_j} R_k$$

- The general topology of the RC tree network
 - Let P_i denote the unique path from the input node to node i , $i = 1, 2, 3, \dots, N$.
 - Let $P_{ij} = P_i \llcorner P_j$ denote the portion of the path between the input and the node i , which is common to the path between the input and node j .

← هاي كاملة اللي بضريرجا بـ 0.69 مثلاً عشان أطلع قديه الوقت اللي أنا بحتاجه
عشان أول 50% من الـ V عشان أول بـ 70% للنقطة 3.


* بدي أمشي من 1 ← 7 : $[R_1(C_1 \rightarrow C_8) + R_6(C_6 + C_7 + C_8) + R_7(C_7 + C_8)]$

(ثاني طريقة)

The Elmore Delay (2)

الطريقة الثانية ياخذ كل C و بضريرجا بـ R اللي ممكن
لقريرها.

$$\begin{aligned} \tau_{D7} &= R_1 C_1 + R_1 C_2 + R_1 C_3 + R_1 C_4 + R_1 C_5 + (R_1 + R_6) C_6 \\ &\quad + (R_1 + R_6 + R_7) C_7 + (R_1 + R_6 + R_7) C_8 \\ \tau_{D5} &= R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2) C_3 + (R_1 + R_2 + R_4) C_4 \\ &\quad + (R_1 + R_2 + R_4 + R_5) C_5 + R_1 C_6 + R_1 C_7 + R_1 C_8 \end{aligned}$$



* الطريقتين
بيعطوا نفس
النتائج *

$$\begin{aligned} \tau_{DN} &= \sum_{j=1}^N C_j \sum_{k=1}^j R_k \quad \tau_{DN} = \sum_{j=1}^N \left(\frac{C}{N} \right) \sum_{k=1}^j \left(\frac{R}{N} \right) \\ &= \left(\frac{C}{N} \right) \left(\frac{R}{N} \right) \left(\frac{N(N+1)}{2} \right) = RC \left(\frac{N+1}{2N} \right) \end{aligned}$$

$$\tau_{DN} = \frac{RC}{2} \quad \text{for } N \rightarrow \infty$$

Example 6.5 (optional) → "مشاكل حيز مركزى عليه"

- 1) Examine the propagation delay across a long polysilicon interconnect line (length=1000μm, width=1μm)
 - R_{sheet} = 15 Ω/square

1) Sol.

$$R_{lumped} = R_{sheet} \times (\# \text{ of squares})$$

$$= 15(\Omega/\text{square}) \times \left(\frac{1000\mu\text{m}}{1\mu\text{m}} \right) = 15\text{k}\Omega$$

$$C_{parallel-plate} = (\text{unit area capacitance}) \times (\text{area})$$

$$= 0.106\text{fF} / \mu\text{m}^2 \times (1000\mu\text{m} \times 1\mu\text{m}) = 106\text{fF}$$

$$C_{fringe} = (\text{unit length capacitance}) \times (\text{perimeter})$$


$$= 0.043\text{fF} / \mu\text{m} \times (1000\mu\text{m} + 1000\mu\text{m} + 1\mu\text{m} + 1\mu\text{m}) = 86\text{fF}$$

$$C_{lumped-total} = C_{parallel-plate} + C_{fringe} = 192\text{fF}$$


Example 6.5 (2)

مرات للتحويل والتبسيط بنستخدم ال Lumped Model كشان نحل ال worst case delay ونتأكد ما حيز ال Delay ونهنا ال level ال اليايدنا به .

- The simulated output voltage waveforms



Example 6.5 (4)



- 2) Consider a polysilicon line consisting of two segments ($W=1.5 \mu\text{m}$ & $W=0.5 \mu\text{m}$, each $500 \mu\text{m}$)

$$R_{\text{lumped-1}} = 15(\Omega/\text{square}) \times \left(\frac{500 \mu\text{m}}{0.5 \mu\text{m}} \right) = 15 \text{k}\Omega, \quad R_{\text{lumped-2}} = 15(\Omega/\text{square}) \times \left(\frac{500 \mu\text{m}}{1.5 \mu\text{m}} \right) = 5 \text{k}\Omega$$

- 2) Sol.

$$R_{\text{lumped-total}} = R_{\text{lumped-1}} + R_{\text{lumped-2}} = 20 \text{k}\Omega$$

$$C_{\text{parallel-plate-1}} = 0.106 \text{fF} / \mu\text{m}^2 \times (500 \mu\text{m} \times 0.5 \mu\text{m}) = 26.5 \text{fF}$$

$$C_{\text{parallel-plate-2}} = 0.106 \text{fF} / \mu\text{m}^2 \times (500 \mu\text{m} \times 1.5 \mu\text{m}) = 79.5 \text{fF}$$

$$C_{\text{fringe-1}} \approx C_{\text{fringe-2}} = 46 \text{fF}$$

$$C_{\text{lumped-total}} = C_{\text{parallel-plate-1}} + C_{\text{parallel-plate-2}} + C_{\text{fringe-1}} + C_{\text{fringe-2}} = 192 \text{fF}$$

ما حنوز فيه كثير عال details بقدر ما بننا نشوف بشكل عام.

Layout, Fabrication, and Elementary Logic Design

Dr. Mohammad Abdel-Majeed

Assistant Professor

University of Jordan

← كملية من سهولة


Introduction

- Integrated circuits: many transistors on one chip.
 - *Very Large Scale Integration (VLSI)*: very many
- *Metal Oxide Semiconductor (MOS)* transistor
 - Fast, cheap, low-power transistors
 - Complementary: mixture of n- and p-type leads to less power
- Today: How to build your own simple CMOS chip
 - CMOS transistors
 - Building logic gates from transistors
 - Transistor layout and fabrication
- Rest of the course: How to build a good CMOS chip

Slide 2

Silicon Lattice


- Transistors are built on a silicon substrate
- Silicon is a Group IV material
- Forms crystal lattice with bonds to four neighbors



Slide 3


Dopants

- Silicon is a semiconductor
- Pure silicon has no free carriers and conducts poorly
- Adding dopants increases the conductivity
- Group V: extra electron (n-type)
- Group III: missing electron, called hole (p-type)




p-n Junctions

- A junction between p-type and n-type semiconductor forms a diode.
- Current flows only in one direction




anode cathode



nMOS Transistor


- Four terminals: gate, source, drain, body
- Gate – oxide – body stack looks like a capacitor
 - Gate and body are conductors
 - SiO_2 (oxide) is a very good insulator
 - Called metal – oxide – semiconductor (MOS) capacitor
 - Even though gate is no longer made of metal



Slide 6

nMOS Operation


- Body is commonly tied to ground (0 V)
- When the gate is at a low voltage:
 - P-type body is at low voltage
 - Source-body and drain-body diodes are OFF
 - No current flows, transistor is OFF



Slide 7

nMOS Operation

- When the gate is at a high voltage:
 - Positive charge on gate of MOS capacitor
 - Negative charge attracted to body
 - Inverts a channel under gate to n-type
 - Now current can flow through n-type silicon from source through channel to drain, transistor is ON




Slide 8



pMOS Transistor

- Similar, but doping and voltages reversed
 - Body tied to high voltage (V_{DD})
 - Gate low: transistor ON
 - Gate high: transistor OFF
 - Bubble indicates inverted behavior



Slide

Power Supply Voltage

- GND = 0 V
- In 1980's, $V_{DD} = 5V$
- V_{DD} has decreased in modern processes
 - High V_{DD} would damage modern tiny transistors
 - Lower V_{DD} saves power
- $V_{DD} = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0, \dots$

Slide 10


CMOS Fabrication

- CMOS transistors are fabricated on silicon wafer
- Lithography process similar to printing press
- On each step, different materials are deposited or etched
- Easiest to understand by viewing both top and cross-section of wafer in a simplified manufacturing process

Slide 11


Inverter Cross-section

- Typically use p-type substrate for nMOS transistor
 - Requires n-well for body of pMOS transistors
 - Several alternatives: SOI, twin-tub, etc.




Well and Substrate Taps

- Substrate must be tied to GND and n-well to V_{DD}
- Metal to lightly-doped semiconductor forms poor connection called Shottky Diode
- Use heavily doped well and substrate contacts / taps



Inverter Mask Set

- Transistors and wires are defined by masks
- Cross-section taken along dashed line



لو تكونت ال Channel هون يعني $\gamma = 0$

لو تكونت هون يعني $\gamma = 1$

Slide 14


* ال Labs Fabrication فرفا معقمة و هواي جديقدر يفوت عليهم لانه يتعامل مع اشياء حبهوا كثير حغير عشان اي خبوة ممكن تاشر مثلا على آليه العمل ، فالموضوع موسول .
* maintenance cost ال Labs Fabrication مش قليل .

كيف بدبي ايفي كيف اركب وهيله

Detailed Mask Views

من طريق ال Mask
بنجوزها بتعمل Fabrication
ال chip

- Six masks
 - * ال سد ال transistor
 - n-well (Nmos 30,000,000) معناه ال chip يكون فيها 60,000,000 فنتحة n+ region بسلك عليهم ال ايون
 - Polysilicon
 - n+ diffusion
 - p+ diffusion
 - Contact
 - Metal
- مره وحده ، فانا بنخوة وحدة على ال n+ بكل ال chip ، بنسقف كل ال n+ يكون فيرم نفس الكمية من ال ايون




لنحط ال Mask في فتحات بس للمكان الي بدك تشعله اي شي خارج الفتحات بنصده . زي لما تقص كرتونة شكل رقم 2 ونحطها على كرتون وترش وتسيلحتلا في ال انطبع رقم 2 بس واي شي خارجه ما انطبع .

Slide 15

Fabrication Steps


- Start with blank wafer
- Build inverter from the bottom up
- First step will be to form the n-well
 - Cover wafer with protective layer of SiO_2 (oxide)
 - Remove layer where n-well should be built
 - Implant or diffuse n dopants into exposed wafer
 - Strip off SiO_2



① Oxidation

أول شيء بعمله بحد SiO_2 على الكلا. * ال SiO_2 بحد ال Materials (n-type / p-type materials) ما بختجوه

- Grow SiO_2 on top of Si wafer
 - 900 – 1200 C with H_2O or O_2 in oxidation furnace



Photoresist

②

ينحط Photoresist وهي مادة Resistivity تابعها يتغير بتعرضه للضوء


• Spin on photoresist

- Photoresist is a light-sensitive organic polymer
- Softens where exposed to light

* يكون جليد والمناطق التي تتعرض للضوء يتحلل مع المتأين أو كل

ال Photoresist تنشال بالمحلول والمنطقة

التي تتعرض للضوء بتغيير صلابة وبالتالي لما تيجي تحط محلول ما بيزوج ، وبالتالي كل شيء يزوج إلا المناطق التي تعرضت للضوء .




Slide 18

Lithography

③

- Expose photoresist through n-well mask
- Strip off exposed photoresist




Slide 19



Etch (4) * كشاف نقيم ال SiO_2 منتهي المنطقة

- Etch oxide with hydrofluoric acid (HF)
 - Seeps through skin and eats bone; nasty stuff!!!
- Only attacks oxide where resist has been exposed




Slide



Strip Photoresist (5)


- Strip off remaining photoresist
 - Use mixture of acids called piranha etch
- Necessary so resist doesn't melt in next step



Slide

n-well ⑥ هلا خلص برشي الص-n بكل المكان عالعميافي لازوا مارح تخترق الا المنطقة اللي تفرقت غير هيك ال SiO₂ رح تصبها.

- n-well is formed with diffusion or ion implantation
- Diffusion
 - Place wafer in furnace with arsenic gas
 - Heat until As atoms diffuse into exposed Si
- Ion Implantation
 - Blast wafer with beam of As ions
 - Ions blocked by SiO₂, only enter exposed Si




Slide 22

- * بالفيديو :- الفرفة الي يشتغلوا فيها لوزوا اصفو كشان ما قاتر بار
بشغلوا اكثر من wafer من wafer واحد.
- عملية ال Fabrication من ابيس طبقتحتاج من 3 الى 4 خطوة فيها وقت.
- بعد testing هذا chip موصله منيخ وتام ولا لا.
- Parametric / Functional Yield هي مسؤولية الشركة تعملوا.

Strip Oxide ⑦

- Strip off the remaining oxide using HF
- Back to bare wafer with n-well
- Subsequent steps involve similar series of steps


* وهكذا بعد نفس الخطوات لا فطحي كلال Masks



Slide 23


Polysilicon

- Deposit very thin layer of gate oxide
 - $< 20 \text{ \AA}$ (6-7 atomic layers)
- Chemical Vapor Deposition (CVD) of silicon layer
 - Place wafer in furnace with Silane gas (SiH_4)
 - Forms many small crystals called polysilicon
 - Heavily doped to be good conductor




Polysilicon Patterning

- Use same lithography process to pattern polysilicon



Self-Aligned Process



- Use oxide and masking to expose where n+ dopants should be diffused or implanted
- N-diffusion forms nMOS source, drain, and n-well contact



Slide 26

N-diffusion

- Pattern oxide and form n+ regions
- *Self-aligned process* where gate blocks diffusion
- Polysilicon is better than metal for self-aligned gates because it doesn't melt during processing




Slide 27

p-Diffusion

مشان أصعب عليه بعد channel بين الترانزستور
 اللي جنبه الي ما بيكون بينوم channel


- Similar set of steps form p+ diffusion regions for pMOS source and drain and substrate contact



Slide 30

Contacts


- Now we need to wire together the devices
- Cover chip with thick field oxide
- Etch oxide where contact cuts are needed



Slide 31

Metallization

- Sputter on aluminum over whole wafer
- Pattern remove excess metal, leaving wires



لو طلع مطابق بعتمد التصميم ويرجى بعمل fabrication
 هذا اللي طلع ممكن بطابق المطلوب ولا لا (بطابق ال Schematic الي بانيه)

Layout

مش عالية عشوائية
 في rules بتزبطها


after that → LVS

* Design Rule check → بلتزم إنك متنبه للـ Rules تبعت الـ chip
 * Compile → بتلك سن إنك ملتنزبل الـ Syntax للغة الي مستخدمها.

- Chips are specified with set of masks
- Minimum dimensions of masks determine transistor size (and hence speed, cost, and power)
- Feature size f = distance between source and drain
 - Set by minimum width of polysilicon
- Feature size improves 30% every 3 years or so
- Normalize for feature size when describing design rules
- Express rules in terms of $\lambda = f/2$
 - E.g. $\lambda = 0.3 \mu\text{m}$ in $0.6 \mu\text{m}$ process

Simplified Design Rules

• Conser




Inverter Layout

* التي بعد Connection بين ال Source وال Drain وجود ال Channel لوماني Channel سابقا انقل بينهم.

• Transistor dimensions specified as Width / Length

• Minimum size is $4\lambda / 2\lambda$, sometimes called 1 unit

• For $0.6 \mu m$ V_{DD} ; $W=1.2 \mu m$, $L=0.6 \mu m$



و حدة صمم يتم اختيارها، التين بنفس الوقت مستحيل لإنه ال Nmos يكون Channel عال 1 وال Pmos يكون Channel عال 0.

Summary

- MOS Transistors are stack of gate, oxide, silicon
 - Can be viewed as electrically controlled switches
 - Build logic gates out of switches
 - Draw masks to specify layout of transistors
-
- Now you know everything necessary to start designing schematics and layout for a simple chip!

Slide 38



Combinational Logic

Dr.Mohammad Abdel-Majeed

Assistant Professor


University of Jordan

1

* شرح بسيط بال low level details بولي الجزئية
 شرح transistor Nmos و Pmos و Switch


Transistors as Switches

- We can view MOS transistors as electrically controlled switches
- Voltage at gate controls path from source to drain



CMOS Circuits

- For the gate to output a '1'
 - Some path of PMOS transistors from VDD to out on
 - We call the PMOS transistors the Pull-Up Network
- For the gate to output a '0'
 - Some path of NMOS transistors from GND to out on
 - We call the NMOS transistors the Pull-Down Net





* يعني لما اعدل design من output لازم يكون سببي ال input combination لكل وحدة Path ال Vdd و ground و Path ال Vdd و ground بنفس الوقت

و معوية ما يكون سببي ال Path لازم يكون واحد يا لواد يا لوادك



CMOS Inverter

A	Y
0	1
1	0



CMOS Inverter

A	Y
0	
1	0





الطريقة الثانية لبناء الترانزستور: $Y = AB$ - برفعة ونركز بـ AB

CMOS Inverter

* لما تبجي على expression تبع $Y = AB$ ينتج $Y = \overline{AB}$
 الـ $dual(y) = \overline{y}$ = بنغير الـ and و or الـ and و or الـ and
 مع الحفاظ على تسلسل المتغيرات $\leftarrow dual(y) = A + B$ هذا الـ $dual$ يستعمله في شأن ابي الـ Pull-up

A	Y
0	1
1	0



اللي بينهم or يتعملهم $in parallel$ واللي بينهم and يتعملهم $in series$.

الطريقة الأولى لبناء الترانزستور: GND

ننسى الـ AB ونركز بـ AB * لما اعل الـ Pull-up والـ Pull-down بفكر كالتالي:

- الـ Pull-down: ياخذ المعادلة والمتغيرات الي العلاقة بينهم and يتعملهم $in series$ واللي بينهم or يتعملهم $in parallel$.
 - الـ Pull-up: في شأن تقدر تحقق شرط انه على اى Input يا الـ Pull-up يتشغل يا الـ Pull-down يتشغل بالتالي ما يشغلوا التين مع بعض وما يطفوا التين مع بعض، اى اشياء $in series$ يتعمله ياد


$Y = \overline{AB}$

الـ Pull-down يتعملهم $in parallel$ في الـ Pull-up و اى اشياء $in series$ في الـ Pull-down يتعملهم $in parallel$ في الـ Pull-up


CMOS NAND Gate

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

لانه ما في Path لـ Ground في $Nmos$ مطفي قابله



* الـ bar ما اخذناها بعين الاعتبار لانه ضمياً بنلاقيه علوا مكوسة لانه عبارة عن CMOS اصلاً.





* بيعطيك الـ رسمه وانت تطلع المعادلة بتطلعها بناء على تصميم الـ Pull-down زي ما شفتنا بس ما ننسى تحط الـ bar آخر اشياء لا تروها ضمياً *

* بناء الـ NAND أسهل من الـ AND لانه الـ AND يحتاج ترتيب كمان inverter يعكسك الحقيقة لانه هو يعكس المعادلة ضمياً من حاله *



CMOS NAND Gate

A	B	Y
0	0	1
0	1	
1	0	
1	1	





CMOS NAND Gate

A	B	Y
0	0	1
0	1	1
1	0	
1	1	




CMOS NAND Gate

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	





* Fall time \sim واضح انه حالة ورجعة بس لازم ال 2 Nmos يكسروا لاوملة
 حال output = 0 بالتالي لازم التين يشغلو مع بعض.



CMOS NAND Gate

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0





* ال Rise time worst case \leftarrow output = 0 \leftarrow AB = 11 بس شوال
 worst case ال A, B يغيرا بعدها 00 ولا 01 ولا 10 ؟ انه تقريبا ال AB = 01 او
 AB = 10 هيك يكون ال worst case لانه لما
 AB = 00 جيون ال PMOS الاثنين نشغالين وحينقلوا
 تيار 2x بدل 1x كانك فاتح حنفتين بدل وحدة فوذا مو
 worst case. اما لو كان
 AB = 01/10 يكون واحد
 بس نشغال فوذا
 ال worst case

CMOS NOR Gate

$$Y = \overline{A+B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0



* A و B بتخوت أصلية مش مقلوبة عال Pull-down وال Pull-up

3-input NAND Gate

$$Y = \overline{ABC}$$

- Y pulls low if ALL inputs are 1
- Y pulls high if ANY input is 0

* ال Fall time لو بدي أحسبه بوجه حالة وحدة من، إنه الثلاث Nmos شغالين .

* ال Rise time هو اللي بفرق لأنه عندي أكثر من خيار بسبوه لأنه يصير ال out = 1

يا إما الثلاثة Pmos شغالين يا إما 2 من الثلاثة شغالين يا إما واحد من الثلاثة شغالين، وال worst case إنه يكون 1 من الثلاثة شغالين علما اعتبار، إنه كلهم نفس ال Size . ← worst case Rise time

$ABC = 111 \rightarrow$

011
101
110

 \rightarrow Rise
 ↓ fall

3-input NAND Gate


Pull-down $\Rightarrow ABC$ (bar اعمله لا بس)
 Pull-up $\Rightarrow \text{dual}(y) = A+B+C$ (bar اعمله لا بس)

- Y pulls low if ALL inputs are 1
- Y pulls high if ANY input is 0

* ترتيب A, B, C هلا ما يفرق معنا بس

لقدام رح يفرق بالperformance


أما من ناحية functionality ما يتفق



لو كلوم بوصولوا بنفس الوقت عادي
 ما عندي مشاكل بالperformance
 أما لو مثلاً A, B بوصولوا بنفس الوقت
 و C يتأخر فالأفضل نكس بين مكان
 A و C لئلا نحصل على أفضل performance.



* دايمًا لما يكون عندك signal بتوصل متأخره دايمًا إشكوك اقريب من الoutput لأنه الشغل بجير اقل

* بومني لما نعمل ال circuit يكون ال worst case ال rise/fall time معروف بالنسبة لإلي ، كمان بومني انه ال delay worst case ال rise/fall time تكون أقل قيمة معينة و بخره منح إن كان ال rise/fall time زي بعض.



Sizing

* كشان نحسب ال worst case for rise/fall time
 رح نعمل ال transistors على ايزم Resistors
 رح نستعمل كشان زوفا ك delay
 قديو بدي كشان أو طول ال output
 بس إنك ال transistor الي on Resistors
 لا كذا ما بمتكلم



NAND2 $\frac{4R_n}{2R_n} = \frac{64n}{32n}$

- * R_n : resistance for unit size NMOS transistor.
- * R_p : resistance for unit size PMOS transistor.

$\frac{4R_n}{2R_n}$


Combinational logic

Slide 148

EX 8 $F = AB + C$, build in CMOS transistor :

Sol. dual (F) = $(A+B)C$ →

انتبه للأقواس عند كتابة الألوامية.



→ $\overline{AB + C}$ لكن هاي احوالها بتغطي زي ما حكينا ، فرح نحتاج انه نضيف اشي يعكسلي الناتج.

* worst case path (Pull-down) : (التفريغ)

يا فرح من طريق C يا من طريق A, B بس مش الاثنين مع بعض بس ال Current يكون

اقل في A, B لانهم 2 channels فالأ worst case يكون هم A, B = 1 و C = 0

* worst case path (Pull-up) : (التعبئة)

ال C لازم يكون نشغل عندنا يعني ال output بس انا آجي س A و B ما بنخلي الا اثنين يعبروا لانهم بيسر worst case بنظري واحد منم يعبري وهاي ال worst case بتكون

ABC	←
010	→
100	→



Sizing

$$*M_n = 2M_p$$

$$R_p = 2R_n$$


- Delay is dependent on the pattern of inputs
- The ratio of the {W/L}PUN/ {W/L}PDN should be two (or higher) to make up for slow PMOS

$$\frac{R_p}{R_n} = \frac{\mu_n \rightarrow \text{mobility}}{\mu_p}$$

* العلاقة بين R_p و R_n يختلفان بسبب ←



تقنية Pmos on:



• R_p أكبر من R_n ←
تفريغ Nmos on




لما نيجي لتقيس ال rise/fall time يكون ال rise اقل لأنه R_p اقل وال fall current اللي ماشي في ال Pmos اقل لأنه M_p اقل لو بدو انا ال Rise نفس ال fall كان ال ال width ال Pmos تلغ ال ال Delay متغير = $R_p \cdot C = \frac{2R_n \cdot C}{2}$ وهما نفس ال Delay ال ال Nmos.




Sizing

- Delay is dependent on the pattern of inputs
- Low to high transition
 - both inputs go low
 - delay is $(R_p/2) \cdot C_L$
- one input goes low
 - delay is $(R_p) \cdot C_L$
 - Worst case: $R_p \cdot C_L$
- High to Low transition
 - both inputs go high
 - delay is $(2 \cdot R_n) \cdot C_L$




$$R_p = 2R_n \rightarrow W_p = W_n$$


NAND Sizing




Inverter Sizing



NOR Sizing



NAND capacitance




Complex Gates

أول شيء لازم نرسمه و جنبناش بال
 Roll-down و بتحصيري تحلي بالطريقة
 التي تخرجنا للرسم.
 $\text{dual}(A) = D \cdot (A + (B \cdot C))$ و Pull-up

$A = \overline{D + A \cdot (B + C)}$

يقدر أحطها 4 أو 5 أو 6 لأنه أفضل
 worst هو $RnCl$ سي
 هيك حذغ Area زيادة
 أنا بقفنا إني أفضها.



Complex Gates Sizing

$A = \overline{D + A \cdot (B + C)}$

*worst case Pull-down و A مع C شغالين أو A مع B شغالين لأنه بعتيني أطول وقت
 *worst case Pull-up و D مع B مع C شغالين

*Delay for fall time = $2RnCl$
 *Delay for Rise time = $3RpCl = 6RnCl$

ال W ال $RnCl$ للضغف
 ل B و C و A (مأش)
 عالوية بالأنور) ال D
 ما بدييه لأنه ما تدخلنا
 فيه.

← عشان أخليها $RnCl$ حديد ال W ال $RnCl$ ل 6 أضغاف
 ل D و B و C (مأش عالوية بالأنور) بس A ما بدييه
 أنتزها هيك مع حالها لأنه لو أخذنا ال Path التي هو D مع A بحس

ال Delay = $\frac{7}{6} RnCl = \frac{14}{6} RnCl$ هيك صليت أكبر من $2RnCl$ فلانم نحلها لأنه نضغ ال Sizing ل A
 ما بحتها 6 لأنه حذغ عليها Area زيادة ←

$\frac{Rp}{6} + A(\frac{Rp}{x}) = Rn$

ال Size الجديد ل A

$\rightarrow = \frac{2Rn}{6} + \frac{2Rn}{x} = Rn \rightarrow \frac{1}{3} + \frac{2}{x} = 1$

← جنبناش ال W ال $RnCl$ ل A، ال 3 أضغاف
 كان يضل ال worst هو $RnCl$

$\rightarrow 1 - \frac{1}{3} = \frac{2}{x} \rightarrow \frac{2}{3} = \frac{2}{x} \rightarrow x = 3$

Slide 3 worst case of NAND Gate (CMOS) :

Fall : $AB = 11$ حالة جيدة

Rise : $AB = 01$ or 10 (worst case)

\therefore Delay for fall time = $2R_n C_L$

\hookrightarrow Requirement

التحسين لتتوافق السرعة والمساحة بتعريف تحسب R_n

\therefore Delay for Rise time =

AB Delay

00 $R_p/2 * C_L$

01 $R_p * C_L$ \rightarrow worst case (أطول وقت هو الـ worst)

10 $R_p * C_L$ $\rightarrow = 2R_n C_L$

* $M_n = 2M_p \rightarrow R_p = 2R_n$

الـ Delay الـ fall والـ Rise نفس الشيء وهذا اللي بنسأله بس لو بي أسويهم $R_n C_L$ بدل $2R_n C_L$ \rightarrow يزيد الـ P_{mos} والـ N_{mos} الضعف للـ d .

Slide 4 worst case of CMOS Inverter :

* worst case pull-down = $A = 1$

* worst case pull-up = $A = 0$

* Delay for fall time = $R_n C_L$

* Delay for Rise time = $R_p C_L = 2R_n C_L \rightarrow$ يزيد الـ P_{mos} الـ 2 مرات

الضعف ستان يغير الـ Rise والـ fall قد يوصف.

* الـ dimension مستحيل نقلها بس بنزيد بها w والزيادة بس الـ w لان الـ L ما بتغيرنا نزيادتها وما بتغير نقلها $(\frac{w}{L})$.

Slide 12 : worst case of CMOS NOR Gate:

* worst case pull-down = $AB = 10$ or $AB = 01$

* worst case pull-up = $AB = 00$

* Delay for fall time = $R_n C_L$

* Delay for Rise time = $2R_p C_L = 4R_n C_L$

(جزئیہ ۱۱ و ۱۲ Pmos ۱۱ و ۱۲)

* Note 8 $R = \frac{\rho L}{A} = \frac{L}{\mu A} \Rightarrow \frac{R_n}{R_p} = \frac{L_n}{L_p} \cdot \frac{\mu_p}{\mu_n} \rightarrow \frac{R_n}{R_p} = \frac{\mu_p}{\mu_n} \rightarrow \frac{R_n}{R_p} = \frac{1}{2}$

Slide 13 : worst Case of CMOS 3-input NAND Gate:

* worst case fall time = $ABC = 111$

* worst case Rise time = $ABC = 011$ or 101 or 110

* Delay for fall time = $3R_n C_L \rightarrow$ زیادہ سے زیادہ 3 Nmos

* Delay for Rise time = $R_p C_L = 2R_n C_L \rightarrow$ زیادہ سے زیادہ 2 Pmos

Stick Diagrams

← بي أحول الأشي التي عملتها ل Silicon

- VLSI design aims to translate circuit concepts onto silicon.
- stick diagrams are a means of capturing topography and layer information using simple diagrams.
- Stick diagrams convey layer information through colour codes (or monochrome encoding).
- Acts as an interface between symbolic circuit and the actual layout.


Stick Diagrams

- Does show all components/vias.
- It shows relative placement of components.
- Goes one step closer to the layout
- Helps plan the layout and routing


Stick Diagrams

- Does **not** show
 - Exact placement of components
 - Transistor sizes
 - Wire lengths, wire widths, tub boundaries.
 - Any other low level details such as parasitics..


Stick Diagram



* ال output ما بيتقاطع مع Metal A, B, فيكون له واحد
 فيكون Metal. معين فير عن الثاني فوالا input كانا Metal
 ال output يكون Metal 2 هو كانا.



Stick Diagram





* في اكثر من طريقة للترتيب والدمج وكله صحيح يكون
 * بس بالبدائية بنوسم اما كذا ال Source وال Drain لتمام بيوت ما نرسمه
 * دايم اول اشي ارسم ال Schematic بعدين بليش بال Stick

← هذا افضل (شرح بالدفتر)

Example *حقدن اجمع ال region*

اللي نفس بعض بسلك واحد زي نقطة او 3 بصيروا سلك واحد
 $F = A + B$



وبين A و B ما حذروا خط سلك زي ما احنا حاطين خالص ما في لعي لازم ال region وحدة.




Example

$F = \overline{A.B}$

* الترتيب للتشويط فقط *




Slide 6 : Stick Diagram of CMOS Inverter → Stick Diagram



* ما الفرق بين أحدهما Drain و Source أو كيف أرتب الطريقة تويستلي
 * layout, Fabrication and elementary logic → Slide 34 layout

Slide 30 : Design





* أنا ممكن يكون فيه في اجمال region المتعارفين ب region وحدة
 ما اختلفت في شكله في المنطقة region وحدة في شكله
 سلك في داخله بينه وبينه في شكله Area و في شكله capacitance

* الأفضل دائماً تبدأ توصيل V_{dd} أو gnd ولو بيلشت د $Path$ كلمة للتبوية



Example

• $F = \overline{A + BC}$



Example


• $F = \overline{A(D + E) + BC}$



بالنوم لا Stick بتقديري تطليويا.


* ال Schematic لا Stick اللي راسه تحت ه

← طلع نفس اللي عايطيه
بسا عفير ترتيب ال inputs.



* pull-down *

* حنشوف اقدم انه اكث اشيا مناسب افي امشي مع انه ال transistors اللي يجب
بعضها ال Schematic يكونا جب بعضها ال Stick diagram وال layout.



Path يمر بكل transistor من الـ Pull-down الذي موجود في الـ Pull-up مرة واحدة بس وكذلك وأنا بيشي.

* عثمان نفسه لازم يكون الـ Euler path الـ Pull-up والـ Pull-down نفسه ، وهيك بنعمد ترتيبه في الـ Stick diagram


Euler Path

- The number of diffusion breaks can be minimized by changing the ordering of the polysilicon columns
- A simple method for finding the optimum gate ordering is the Euler-path approach
- Find a common Euler path for both pull-down and pull-up graphs
- The polysilicon columns can be arranged according to the sequence (in Euler-path)
- Diffusion will be unbroken if identically labeled Euler paths can be found for the p and n trees


Euler Path

- construct one Euler path for both the Pull up and Pull down network
 - Path the traverses each node in the path, such that each edge is visited only once.
 - If the path traverses transistor A then B then C. Then the path name is {A, B, C}
 - The Euler path of the Pull up network must be the same as the path of the Pull down network.
 - Euler paths are not necessarily unique.
 - It may be necessary to redefine the function to find a Euler path.

Euler Path



- The advantages of this new layout are more compact layout area, simple routing of signals, and consequently, lower parasitic capacitance




Euler Path

• $A = \overline{D + AB + CE}$

Euler path is CEDAB


↓
 Euler Path
 Euler Path




Example

Stick diagram is

• $A = \overline{D + AB + CE}$



Slide 33 & Euler path of $A(D+E)+BC$




Pull-down \circ CBAED / DABCE

Pull-up \circ CBAED

مشروع جود بال pull-up الا لو غيرت ترتيب
Circuit design بال input 1

\circ CBAED * اختيار



Example


$$f = \overline{A(D + E)} + BC$$

بشبه tristate buffers / يتقبل ال signal من مكان الى مكان

CMOS Transmission Gates (Pass Gates)



من زي (inverted) هي يترجولي
ال input زي ما كان

- Representations of the CMOS transmission gate (TG)




من زي ال input
ال output مع بعض

جمعنا الاثنين
بعض



- One nMOS + one pMOS
- Bidirectional switch
- If $C = V_{DD}$, TG is turned on (low-resistance path)
- If $C = GND$, TG is turned off (high-impedance state)

DC Analysis of Transmission Gate (1)




* فائدة Transmission Gate في اعداد Circuits التي يدي ايها بعدد اقل من transistors.

CMOS TG Implementations (1)

- Two-input multiplexor


مسح اعلاهيك بس او وحدة من ال and
شغالة والثانية صغيفة ما يربح الاثني
يعطوني logic.

← ال TG اتجنا
Transistor 6
لبنينا (2 صوم
Inverter)




* باستخدام CMOS يكون عدد ال transistor
اللي يحتاجوا لا بنينا هاي ال 2-1-mux
12 transistor = F = AX + BS

ال out يكون A بشرط
تكون 1 و يكون B
بشرط ال و تكون 1



* سب متوالو عدد transistor كثر بقدر أسوأ عيالي وأسلم للو function
 باستخدام ال gates لو هاي ال gates موجودة بالبروجية
 (gates and, or, inverter,) سوي .


• 8-TRs XOR function



بال CMOS بحتاج 14 transistor

- 2 → \bar{A}
- 2 → \bar{B}
- 8 → Pull up + Pull down
- 2 → inverter


• 6-TRs XOR function




* مش مطلوب تبني بال TG ، المطلوب بس لو عطانا ال input نعرف نطلع ال output على ال TG .

CMOS TG Implementations (2)

• Boolean function realization



Transistors scaling




Outline


- Scaling ↗ مشاكلية بسيطة
 - ✓ Transistors
 - ✓ Interconnect
 - ✓ Future Challenges

Moore's Law

عدد ال devices ينضاز كل سنتين.



Recall that Moore's Law has been driving CMOS




Moore's Law

* مع زيادة Chip ال resources اكثر ما يحتاج ليجي بجدد دور ال Programmer انه يشغل اكثر من تطبيق ليستخدم هو ال Resources.



Recall that Moore's Law has been driving CMOS



Moore's Law today


اللي يهوننا! انه بطلت ازيد ال Frequency بسبب ال Power wall اللي هتكون

كيني



Moore's Law

- Recall that Moore's Law has been driving CMOS



Corollary: clock speeds have improved

لما ازيها ال Power بتزيد
فال Energy بزيد

52

Why?



- Why more transistors per IC? *More Functionality*
 - Smaller transistors
 - Larger dice
- Why faster computers? *كشك نقدر نخلص الشغل أسرع*
 - Smaller, faster transistors
 - Better microarchitecture (more IPC)
 - Fewer gate delays per cycle

53

Scaling

لما نعمل Scaling نعمل ايشو؟
 * بينا نعمل ال transistors فينا نغير L و W
 و V_{th} و ال Voltages لانها اقرب اقرب D و S
 من بعض يكون قلت ال distance فيحتاج اقل ال Voltages

- The only constant in VLSI is constant change
- Feature size shrinks by 30% every 2-3 years
 - Transistors become cheaper
 - Transistors become faster and lower power
 - Wires do not improve (and may get worse)

* Event, E_{nat} ما بنغيروا

Scale factor S

$$S = \sqrt{2}$$

- Typically
- Technology nodes

Dennard Scaling

- Proposed by Dennard in 1974
- Also known as constant field scaling
 - Electric fields remain the same as features scale

Scaling assumptions

- All dimensions (x, y, z => W, L, t_{ox})
- Voltage (V_{DD})
- Doping levels

بنقلهم بنفس ال Factor ال ال S ال S

Device Scaling

الذي يتعلق به Scaling

مقدار ال Scaling ينقل بمقدار S

Parameter	Sensitivity	Dennard Scaling
L: Length		1/S
W: Width		1/S
t_{ox} : gate oxide thickness		1/S
V_{DD} : supply voltage		1/S
V_t : threshold voltage		1/S
NA: substrate doping		S
β	$W/(Lt_{ox}) = (1/S)/(1/S^2)$	S
I_{on} : ON current	$\beta(V_{DD}-V_t)^2 = S(1/S^2)$	1/S
R: effective resistance	$V_{DD}/I_{on} = (1/S)/(1/S)$	1
C: gate capacitance	WLt_{ox}	1/S
τ : gate delay	RC	1/S
f: clock frequency	$1/\tau \rightarrow$ gate delay	S
E: switching energy / gate	CV_{DD}^2	1/S ³
P: switching power / gate	Ef	1/S ²
A: area per gate	WL	1/S ²
Switching power density	P/A	1
Switching current density	I_{on}/A	S

لنزيد مقدار S

استخدمنا

منبع لزيد

مقدار نقل

الشيء

استخدمنا

* الجدول هنا مهم لازم يكون معنا ، بحبيب بالامتحان ايش بحسب لما نعمل Scaling
 Parameters + Scaling factors مختلفة وينعطيه شو الجواب الي يطلبه

Observations

- * Gate capacitance per micron is nearly independent of process
- * Gates get faster with scaling (good)
- * Dynamic power goes down with scaling (good)
- * Current density goes up with scaling (bad)

برفنه جيميس كلما ارفقه جيميس اختراقه اسول.

Real Scaling



- t_{ox} scaling has slowed since 65 nm
 - Limited by gate tunneling current
 - Gates are only about 4 atomic layers thick!
 - High-k dielectrics have helped continued scaling of effective oxide thickness
- V_{DD} scaling has slowed since 65 nm
 - SRAM cell stability at low voltage is challenging
- Dennard scaling predicts cost, speed, power all improve
 - Below 65 nm, some designers find they must choose just two of the three

مننا نقدر نعمل ال oxide اسلك

فقطيا عر أكثر لل Scaling من ناحية t_{ox} لنفس النتيجة ↑

* ما يطلب منا هذا الجبل.

Interconnect Scaling


* التي نزيجنا بال wires هي ال بطا.

Parameter	Sensitivity	Scale Factor
w: width		1/S
s: spacing		1/S
t: thickness		1/S
h: height		1/S
D_c : die size		D_c
R_w : wire resistance/unit length	1/wt	S^2
C_{wf} : fringing capacitance / unit length	t/s	1
C_{wp} : parallel plate capacitance / unit length	w/h	1
C_w : total wire capacitance / unit length	$C_{wf} + C_{wp}$	1
t_{wr} : unrepeated RC delay / unit length	$R_w C_w$	S^2
t_{wr} : repeated RC delay / unit length	$\sqrt{R_w C_w}$	\sqrt{S}
Crosstalk noise	w/h	1
E_w : energy per bit / unit length	$C_w V_{DD}^2$	1/S ²

Reachable Radius

- We can't send a signal across a large fast chip in one cycle anymore
- But the microarchitect can plan around this
 - Just as off-chip memory latencies were tolerated

لما نفعل Scaling يصغر
فصير احناج Cycles
اكثر للانتقال لانه
Resistance ال
زادت



بوجينا قديش ال distance
اللي ممكن انا اوكلوا
wires within one clock cycle

Observations

- Local wires are getting faster → Shorter لانه
 - Not quite tracking transistor improvement
 - But not a major problem
- Global wires are getting slower
 - No longer possible to cross chip in one cycle

ITRS

* منظمه كل سنة بطولها دراسة Scaling كيف دائما

* Flash technology منيرة بس بتتبع للharddisk لان عدد الكتلبات محدودة


- Semiconductor Industry Association forecast
- Intl. Technology Roadmap for Semiconductors

Year	2009	2012	2015	2018	2021
Feature size (nm)	34	24	17	12	8.4
L_{gate} (nm)	20	14	10	7	5
V_{DD} (V)	1.0	0.9	0.8	0.7	0.65
Billions of transistors/die	1.5	3.1	6.2	12.4	24.7
Wiring levels	12	12	13	14	15
Maximum power (W)	198	198	198	198	198
DRAM capacity (Gb)	2	4	8	16	32
Flash capacity (Gb)	16	32	64	128	256

Dynamic Power

ال Power التي بتصرفها لما تشتغل ال Circuit
تقلد الزمان


- Intel VP Patrick Gelsinger (ISSCC 2001)
 - If scaling continues at present pace, by 2005, high speed processors would have power density of nuclear reactor, by 2010, a rocket nozzle, and by 2015, surface of sun.
 - "Business as usual will not work in the future."
- Attention to power is increasing



Static Power

بسبب ال leakage ،
بتصرفوا وانت قاعد .
بتحير عالوية لانها بتنحسب لكل transistor موجود في ال circuit
مشكاشان لانها Per transistor بتحير عالية .

- V_{DD} decreases
 - Save dynamic power
 - Protect thin gate oxides and short channels
 - No point in high value because of velocity sat.
- V_t must decrease to maintain device performance
- But this causes exponential increase in OFF leakage
- Major future challenge



Productivity

- Transistor count is increasing faster than designer productivity (gates / week)
 - Bigger design teams
 - Up to 500 for a high-end microprocessor
 - More expensive design cost
 - Pressure to raise productivity
 - Rely on synthesis, IP blocks
 - Need for good engineering managers

Physical Limits

- Will Moore's Law run out of steam?
 - Can't build transistors smaller than an atom...
- Many reasons have been predicted for end of scaling
 - Dynamic power
 - Subthreshold leakage, tunneling
 - Short channel effects
 - Fabrication costs
 - Electromigration
 - Interconnect delay

66

المنطق التتابعي
Combinational logic
انواعها ما يتغير بال
Parameters في delay
ثانية بتقريب
↑

Sequential Logic

Dr.Mohammad Abdel-Majeed

Assistant Professor

University of Jordan



1

العم event يفتحو بأوقات معينة

latches Flip Flop

Introduction

Sequential Circuit






Combinational block
+memory block

الى يوجنا لوي طاني ال circuit كيفي احوالوا ال transistor level

SR Latch Circuit

SR latch circuit based on NOR2 gates

Gate level schematic and block diagram



Truth Table and Operation Mode

- Truth table of the NOR based SR latch circuit

S	R	Q_{n+1}	\overline{Q}_{n+1}	Operation
0	0	Q_n	\overline{Q}_n	hold
1	0	1	0	set
0	1	0	1	reset
1	1	0	0	not allowed


- Operation mode of the NOR based SR latch circuit

S	R	Q_{n+1}	\overline{Q}_{n+1}	Operation
V_{OH}	V_{OL}	V_{OH}	V_{OL}	M1 and M2 on, M3 and M4 off
V_{OL}	V_{OH}	V_{OL}	V_{OH}	M1 and M2 off, M3 and M4 on
V_{OL}	V_{OL}	V_{OH}	V_{OL}	M1 and M4 off, M2 on, or
V_{OL}	V_{OL}	V_{OL}	V_{OH}	M1 and M4 off, M3 on

4

NAND Based SR Latch


- Gate level schematic & Block diagram



S	R	Q_{n+1}	\overline{Q}_{n+1}	Operation
0	0	1	1	not allowed
0	1	1	0	set
1	0	0	1	reset
1	1	Q_n	\overline{Q}_n	hold


CMOS SR Latch : Another Type

- SR latch based on NAND2 gates




Clocked SR Latch

- Gate level schematic



$$= \overline{S \cdot CK + Q}$$

- Input and output waveform




Level sensitive circuit

$$= \overline{CK \cdot R + Q}$$


Clocked NOR Based SR Latch : AOI

- AOI-based implementation of the clocked NOR-based SR-latch Circuit



Clocked JK Latch



- Gate level schematic



- SR-latch : indeterminate when both inputs S and R are activated
- JK latch : adding two feedback lines from the outputs to the inputs

Clocked NOR-based JK latch

$$= \overline{Q} \cdot CK \cdot K + \overline{Q}$$




Clocked JK Latch : Truth Table

J	K	Q _n	Q̄ _n	S	R	Q _{n+1}	Q̄ _{n+1}	Operation
0	0	0	1	1	1	0	1	hold
		1	0	1	1	1	0	
0	1	0	1	1	1	0	1	reset
		1	0	1	0	0	1	
1	0	0	1	0	1	1	0	set
		1	0	1	1	1	0	
1	1	0	1	0	1	1	0	toggle
		1	0	1	0	0	1	

Master-Slave Flip-Flop

• Master-Slave Flip-Flop

• Two ci




واحد يشغل لما ال $CK = 1$ وواحد يشغل لما ال $CK = 0$

Master Slave FF

- The master latch is activated when $CK = "1,"$ during this period, the primary inputs, J and K, allow data to be entered into the flip-flop, and the first stage outputs are set according to the primary inputs
- When $CK = "0,"$ the master latch becomes inactive, and the slave latch becomes active
- Note that, the output levels of the flip-flop are determined during this phase ($CK = "0,"$) based on the master-stage outputs set in the previous phase ($CK = "1"$)



NOR based JK master slave FF



* SR-latch كانت لما يكوننا !! ! بتكون not allowed
 لما يكون ال input = ∞ بال NOR latch ويجي بعدو لا ما يعرفنا أخرج ال Set ولا Reset
 state فينكوني أيضا undefined state. وكان مشكلة ال
 Catching وال D-latching. فليك انقلنا ال D-latch

CMOS D-Latch

• Gate-level schematic




- CK : 1 → Q assumes the value of the input D
- CK : 0 → Q preserve its state

CMOS D-Latch Using Transmission gates


• Constructed by Two inverter loop + Two CMOS TG
 حطيناهم مشان نضمن يطوع صيبي @ ويسنانا اي نقص او زيادة بقيمة 0 او 1 راسيا بنشال، لو مافي leakage ما بنحتاجهم

- CK:1 → TG at input is activated
 قيمة 1 الي يتيجي بتطلع على @
- CK:0 → TG at inverter loop is activated
 بكون سكرت الباب على ال 0 فيتخل تلف لشكل مستمر.



Master-Slave Flip-Flop : Operation


- Clock pulse → 0
 - Master latch inactive (slave becomes)
- Clock pulse → 1
 - Slave latch inactive (master becomes)
- No uncontrolled oscillation : $J=K=1$
- Ones catching problem
 - Unwanted o/p transition due to glitch
 - Sol. : edge-triggered



output لا Set انيحي ال pulse على S يتطوي ← catching *
 تبع ال Master ال Slave بلقبة والقبس ال catching
 zero catching

Master-Slave Flip-Flop Problem

- S and/or R are permitted to change while C = 1
- Chances of 0s or 1s catching




الاشي الوحيد اللي بوهنا بولي السلايكات كيف نعمل من gate level
 transistor level ↓

Flip-Flop Solution


- Use *edge-triggering* instead of master-slave
- An *edge-triggered* flip-flop ignores the pulse while it is at a constant level and triggers only during a *transition* of the clock signal
- Edge-triggered flip-flops can be built directly at the electronic circuit level, or
- A *master-slave D flip-flop* which also exhibits *edge-triggered* behavior can be used

Edge-Triggered D Flip-Flop

- The edge-triggered D flip-flop is the same as the master-slave D flip-flop
- It can be formed by:
 - Replacing the first clocked SR latch with a clocked D latch or
 - Adding a D input and inverter to a master-slave SR flip-flop
- The 1s and 0s catching behaviors are not present with D replacing S and R inputs
- The change of the D flip-flop output is associated with the negative edge at the end of the pulse
- It is called a negative-edge triggered flip-flop



No 1s catching in the edge-triggered D Flip-Flops




Pipelined register

Max-Delay: Flip-Flops

$$t_{pd} \leq T_c - (t_{setup} + t_{pcq})$$

sequencing overhead

*Flip Flops → Positive edge



باخذ القيمة
لويديها
Execute stage
↓
Positive Edge


باخذ القيمة
لويديها من
Execute
بنقلها على
Mem
stage
على
Positive Edge

الوقت الذي يحتاجه لاتقل الطول الذي
قريباً للExecute Stage

الوقت الذي يحتاجه
لتطلع النتيجة كاملة

Min-Delay: Flip-Flops

$$t_{cd} \geq$$



الوقت الذي يطول
فيه اقل يديها من
ال out تاخري

أوسع وقت يحتاجه
ال Signal لتبدأ
تغيري ال φ