

# **DIGITAL ELECTRONICS**

**DR.MOHAMED ABDELMAJEED**

**BY:SHYAM ALMAWAJDEH**

**POWERUNIT**



# Lecture 1

## Design Flow

**Dr. Mohammad Abdel-Majeed**

**Assistant Professor**

**University of Jordan**

# Coping with Complexity

- How to design System-on-Chip?
  - Many millions (even billions!) of transistors
  - Tens to hundreds of engineers
- Structured Design
- Design Partitioning

\* شرح تصميم اري دوالت :-



## Structured Design

تقسيم الـ Design الى module's حيث تكون من طبقات

- : Divide and Conquer
  - Recursively system into modules
- :
  - Reuse modules wherever possible
  - Ex: Standard cell library
- : well-formed interfaces
  - Allows modules to be treated as black boxes
- :
  - Physical and temporal

\* لازم الـ module's يكونوا منقسمين لطريقه  
متابعه و بسيطه

\* الـ Functions المستخدمه لنفس العمليه  
لازم تكونه مكتوبه بنفس الطريقه للاختلاف مشكله

\* زياده عدد الـ wire قد تسبب مشكله  
مبتدأه لنوع منها قدر المسطوح

# Structural Decomposition of 4-b Adder


\* 2 رقمياً (2 - one bit add) وقيم لقيمة  
 على طرفاً تصميم (one full add) ونسبة 4 حرات

استخدمنا  
 ببساطة التصميم من الاضطر (Simple design)

الى الاكبر (Structural design) حيث نضع ال (and/or) ادلة  
 مع توكيد ال (input/output) ونبين الوقت لقيمة ال Carry/sum  
 ونعبرها ال adder وهكذا وضعت نسخة 4 حرات

# Structural Decomposition of 4-b Adder

- Easier to handle



# Structural Hierarchy of 16-b Adder

نفس الطريقة باستبدال ال one-bit adder بـ n-bit adder

الفائدة :-

(أ) في حال حدوث خلل لقبول المدخلين يمكن إصلاح الخلل بسهولة

(ب) في حال الإصلاح كل ال modules الباقية مع

(ج) توفير الوقت



# Structural Hierarchy of 16-b Adder






Figure 1.25 Structural hierarchy of the 16-bit adder circuit.

إذا شئت كنت عملة اليزانين لل inverter بشكل معين ساعدني لما ابي ايصحه  
 مرم تايبه اسستهم عز لفة متعلقة لذته على حال لفة خال رحلته تكون كل الا جزاء  
 الاخرى سمانته التصاميم ، في صعب اطلع كل تقسيم حاله هذا بوضه رقة و جهد

# Concepts of Regularity

- **Regularity**
  - decomposition into similar blocks
  - Example: parallel multiplication array



**Figure 1.26** Regular design of (a) 2-1 MUX and (b) DFF, using inverters and tri-state buffers as basic building blocks.

# Concepts of Modularity and Locality

- **Modularity**
  - Functional blocks have well-defined functions and interfaces
  - Each block can be designed independently and combined easily
  - Design process parallelized
- **Locality**
  - Ensures connections are mostly between neighboring modules
  - Delay minimized by avoiding long interconnect


# Design Partitioning

منه تلى level قبل الانتقال الى next level  
 لمنع حدوث مشاكل واخذ الوقت الكافي من قبل simulator.  
 تقسيم الدوائر الى اجزاء

- **Architecture:** User's perspective, what does it do?
  - Instruction set, registers
  - MIPS, x86, Alpha, PIC, ARM, ...
- **Microarchitecture**
  - Single cycle, multicycle, pipelined, superscalar?
- **Logic:** how are functional blocks constructed
  - Ripple carry, carry lookahead, carry select adders
- **Circuit:** how are transistors used
  - Complementary CMOS, pass transistors, domino
- **Physical:** chip layout
  - Datapaths, memories, random logic

① تحديد العليان والاداء والصفات المطلوبة للتصميم وارسلها الى  
 ② تحديد حاسا اوقات تنفيذ متطلبات ال Architecture ال  
 (التفاعل العامه) وانظما  
 ③ تحديد ال logic design ال  
 مع تحديد الوقت المطلوب والمصدران وبيروت  
 ④ تحديد ال logic design ال  
 Transistors ال  
 ⑤ تحديد ال Transistors ال  
 layout ال

## Flow of Circuit




# More Simplified VLSI Design Flow

## • Simplified design flow

- Verification plays an important role in every step
- Top-down and bottom-up approaches combined in the design process

عملية الاختبار والتصميم في كل level مهمة جداً وقد  
تحتاج إلى اهتمام للتأكد من عدم وجود أخطاء وانتهاء متابع  
مطلوب و ضروري .



## Example 1.1 (1)

• Problem: Design of 1-bit full-adder circuit using \_\_\_ nm, twin-well CMOS technology

### • Specifications:

- Propagation delay of sum and carry\_out < \_\_\_\_\_
- Transition delay of sum and carry\_out < \_\_\_\_\_
- Circuit area <  $10 \mu\text{m}^2$
- Dynamic power dissipation (@  $V_{DD} = 1.1\text{V}$  and  $f_{max} = 500\text{MHz}$ ) <  $20 \mu\text{W}$

## Example 1.1 (2)

- Boolean Description

- Boolean Functions:

- A, B = Two Inputs
    - ✓ C = Carry In
    - ✓  $sum\_out = ABC + AB'C' + A'B'C + A'C'B$
    - ✓  $carry\_out = AB + AC + BC$
    - Alternatively,  $sum\_out = ABC + (A+B+C)(carry\_out)'$

high level design

الخطة الاولى :-

نبدأ بال


K-map

## Example 1.1 (2)

- Boolean Description

- Boolean Functions:

- A, B = Two inputs
    - C = Carry in
    - $sum\_out = ABC + AB'C' + A'B'C + A'C'B$
    - $carry\_out = AB + AC + BC$
    - Alternatively,  $sum\_out = ABC + (A+B+C)(carry\_out)'$



A	B	C	sum_out	carry_out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

# Example 1.1 (3)

• Logi




Figure 1.7 Gate-level schematic of the one-bit full-adder circuit.

نجد تجريد المعادلة لكل من الـ Sum / carry

بنسبة بال Gate level

ولنضم امثله من فلات اخطاء القيم  
 من فلات اخطاء (A, B, C) من (000 - 111)  
 ولكن من داعياً نربط الـ 1 اذا تافنا اعداد  
 الـ 1 ابط كبيراً تكون صعباً  
 فنبسرها طرقاً تالية، المهم نتأكد من الصنف

# Example 1.1 (4)

• Transistor-level circuit

- AND = Series-connected nMOS
- OR = Parallel-connected nMOS
- pMOS network = dual of nMOS network

التحويل الى level- Trans ومفهوم




Figure 1.8 Transistor-level schematic of the one-bit full-adder circuit.

## Example 1.1 (6)

الرسالة + layout في level

### • Initial sizes

- nMOS,  $(W/L) = 90\text{nm}/50\text{nm}$
- pMOS,  $(W/L) = 90\text{nm}/50\text{nm}$
- May need to be changed depending on performance




Figure 1.10. Simulated input and output waveforms of the full-adder circuit.

## Example 1.1 (7)

در مثال ضرب الارقام  
التي في level

### • Timing constraint violation

- sum\_out and carry\_out violate timing constraints
- Worst-case delay 250 ps ( $> 220$  ps)
- Modification necessary





Figure 1.11. Simulated output waveforms of the full adder with minimum transistor dimensions, showing the signal delay during one of the worst-case transitions.

## Example 1.1 (8)

- Resizing transistors to improve design
  - is an iterative process
  - To meet timing specifications (W/L) of (n/p)MOS is increased



*Figure 1.13.* Simulated output waveforms of the full-adder circuit with optimized transistor dimensions, showing the signal propagation delay during the same worst-case transition.

## Example 1.1 (8)

- Layout Design
  - Design rule checker (DRC) tool used to check violation of design rules
  - Parasitic capacitances and resistances extracted
- Design Verification
  - Extracted parasitics used to create SPICE input file
  - Simulation is run
- Simulation Results
  - Not all specifications met

# Example 1.1 (9)

- New and compact layout for 1-bit full adder (optimized)
- Now, all the design specifications are satisfied
  - Propagation and transition (rise/fall) delay within 220 ps
  - Dynamic power dissipation = 4.9  $\mu\text{W}$  ( $<20\mu\text{W}$ )
  - Area =  $(2.04 \mu\text{m} \times 3.01 \mu\text{m}) = 6.14 \mu\text{m}^2$  ( $<10 \mu\text{m}^2$ )




Figure 1.12. Layout of the full-adder circuit, with opte transistor dimensions.

# 8-bit Binary Adder (1)

- Obtained by cascading 8 full adders – called “carry ripple adder”
  - Speed limited by the delay of carry bits






Figure 1.15 Block diagram of a carry ripple adder chain consisting of 8




# 8-bit Binary Adder (2)

## Simulation results

- Sum bit of last adder stage is generated last
- Overall delay as long as 0.7 ns



## Y-Chart



اربع بيان ال FPGA :-  
 1) Few Time market  
 2) قابل Run لبعض الوقت بشكل اسرع

# VLSI Design Styles

## • Field Programmable Gate Array (FPGA)

- Consists of
  - I/O buffers
  - Array of configurable logic blocks (CLBs)
  - Programmable interconnect structure
- Contains thousands of logic gates
- Routing between CLBs and I/O blocks done by setting the configurable switch matrices

• Proper choice of design style is essential to delivering the product in time with low cost

- Full-custom
- Semi-custom

داخل ال FPGA تكون فيه Lock up table's  
 زي Array متباينة مع بعضها وكل واحد منها صيرت  
 مع نوع Gate معين يعطيهما input وتعطيه output

وظيفة ال FPGA :- انا نكتب ال هاردوير  
 ونصممه بأيدينا ونوصله على ال FPGA وهو  
 يعطين نتائج

## Field Programmable Gate Array (1)




Figure 1.27 General architecture of Xilinx FPGAs.

<https://www.youtube.com/watch?v=gUshwi4M4xE>

داخلها :-  
 lock up table + sequential element

من كيف بي  
 استنم ال gate  
 معين

سابق :- lock up table's

هي عبارة عن gate متغير ابريقها على اي شكل بي

1- input 2- input AND gate تكون حواها

4- output 4-Address ال Array

input output  
 in 11


# Verilog Example

```
module fulladder(input a, b, c,
                output s, cout);
```

```
    sum      s1(a, b, c, s);
    carry    c1(a, b, c, cout);
endmodule
```

```
module carry(input a, b, c,
            output cout)
```

```
    assign cout = (a&b) | (a&c) | (b&c);
endmodule
```



# Gate-level Netlist(Synthesis)

```
module carry(input a, b, c,
            output cout)
```

```
    wire x, y, z;
```


```
    and g1(x, a, b);
```

```
    and g2(y, a, c);
```

```
    and g3(z, b, c);
```



```
    or g4(cout, x, y, z);
```

```
endmodule
```



# Place and route

ال FPGA :-  
تصنيف Power أكبر وازداد ماكدود ميسي  
المحرك التي power العطا.



FPGA

## Circuit Design

- How should logic be implemented?
  - NANDs and NORs vs. ANDs and ORs?
  - Fan-in and fan-out?
  - How wide should transistors be?
- These choices affect speed, area, power
- Logic synthesis makes these choices for you
  - Good enough for many applications
  - Hand-crafted circuits are still better

# Standard-Cell Based Design (1)

- One of the most prevalent full custom design styles
  - Commonly used logic cells are optimized and developed
  - Several versions are stored in a standard library cell
- Each cell is characterized by
  - Delay time vs. load capacitance
  - Circuit simulation model
  - Timing simulation model
  - Fault simulation model
  - Cell data for place-and-route
  - Mask data

32

# Standard-Cell Based Design (2)

- Each cell layout is designed with fixed height
  - Cells can be placed side-by-side
  - Routing of intercell connection is easy





Figure 1.37 A simplified floorplan of standard-cells based design.



- ◆ Floorplan for a standard-cell based design contains
  - I/O frame, cell rows
  - Channels between rows
    - channels may be reduced or removed if over-the-cell routing is done

# Standard-Cell Based Design (3)

- Common bus may be incorporated if cells must share same input and/or output signals




Figure 1.28 Simplified floor plan of a standard-cell based design, consisting of two separate blocks and a common signal bus.

## Structured ASIC (FPGA) Vs. Full Custom Design Standard Cell ASIC

- Easy to Design
- Short Development Time
- Low NRE Costs
- Design Size Limited
- Design Complexity Limited
- Performance Limited
- High Power Consumption
- High Per-Unit Cost

- Difficult to Design
- Long Development Time
- High NRE Costs
- Support Large Designs
- Support Complex Designs
- High Performance
- Low Power Consumption
- Low Per-Unit Cost (at high volume)

lock of table's  
مقدور بعد ال  
استقلال اكبر

تعتبر امدل على بشكل اسهل  
في حالة وجود اخطاء  
حيث بعد ان الخطا نفسه في مكانه بدون ما عليه تقسيم  
Structured ASIC's Combine the Best of Both Worlds

• Generally speaking

- 100:33:1 ratio between the number of gates in a given area for \_\_\_\_\_
- 100:\_\_\_:1 ratio for performance (based on clock frequency)
- 100:\_\_\_:1 ratio for power

Full Custom design  
 افضل

Lecture . 3


# Full Custom Design (1)

- Design is done from scratch
  - Geometry, orientation and placement of every transistor done by designer
  - Development cost and time very high
    - "Design Reuse" becoming popular to reduce cost and time
  - Example of a true full custom design – design of memory cell (static or dynamic)

في حالة التصميم من الصفر  
 مع الكثير من المجهود  
 من العمل والوقت  
 ومقابلته.

# Full Custom Design (2)

- Full custom design rarely used due to high labor cost
  - Rather combination of different design styles are used to develop a chip



## Design Quality

- Important metrics for measuring the quality of design
  - ✓ • Testability
  - ✓ • Yield and manufacturability
  - ✓ • Reliability
  - ✓ • Technology updateability

مواصفات مهمة في التصميم :-

لازم بتجديد السنون

# Testability

Fabricated chips should be fully testable which requires


- Generation of good test vectors
- Availability of reliable test fixture at speed
- Design of testable chip

\* في حال تانه مني محدود ال input كبير  
 يكون مني من كل ال units لحد ال input  
 صح ويرج يوظف وقت طويل لعلية يكونه مني مما يبرمج  
 تبسيطها الميزانين بال Gate level وبرصعلك ايش  
 ال Test vector الي لازم تعرفهم اذا كانه ههنا  
 ال delay , يعني اذا مكاني انه ال delay لهذا  
 ال Path سويه لازم اضربها راتاكمه من المشكله .  
 اذا ال Path's الاخره الي حلى صوابه ما تضيقه تانه  
 الوقت .

معتى محمول مثلاً 8-input  
 كل واحد فيهم 32 لخص وعشان  
 add unit / mul / div ...  
 يوظف وقت كثير طويل .

Yield = (Functional) (في حاله) Functional chip's  
 عدد ال chip's ال functional

عدد ال chip's ال functional =  
 عدد ال chip's ال functional



# Yield and Manufacturability

Yield may be defined in two ways

- (1) No. of good tested chips divided by the total no. of tested chips
- (2) No. of good tested chips divided by the total no. of chip sites available at the start of wafer processing – strictest definition

Chip yield can be further divided into

- 1) Functional yield – obtained by testing the functionality of the chip at a speed lower than required
  - Weeds out problems of short, open and leakage
  - Can detect logic and circuit design faults
- 2) Parametric yield – performed at the required speed on chips that passed functional test
  - Delay testing done in this phase

بشغل على سرعه بطيئه  
 اذا مني chip's ما اكلتني نتيجته تكونه عن  
 Functional ما نقتدر نستعملهم

ال chip's ال ال ال delay المطلوبه هي الي يشتغل عليها .

\* ال ال Performance Power من ناهي delay

# Reliability

→ Testing بعض المعايير في اختبار الـ

- Reliability depends on design and process conditions
  - Major causes of chip reliability problem are
    - Electrostatic discharge (ESD) and electrical overstress (EOS) and electromigration
    - Latch-up in CMOS I/O internal circuits
    - Hot carrier induced aging
    - Oxide breakdown and single event upset
    - Power and ground bouncing
    - On-chip noise and crosstalk.
- Measures taken to ensure reliability
  - Metal wire widened to avoid over-etching
  - Rise time of signals applied to nMOS gate reduced to avoid aging



# Technology Updateability

- Process technology advancing at a high pace
  - Design styles should be chosen such that chips are technology updateable
    - "Silicon Compilation" – where physical layout is done automatically – is used

اي Chips مستخدمون في تصميم الـ Transistor لازم تكون نظير العوم  
في تصميم اطلب وقت ممكن

الهدف هو استنساخ ال Transistor as a switch

\* اذا تانه عندي ذرم سييلكون عامله في رواج مع ذرات سيلكون اخرى  
 بدى اسنطها واحد بدل ذرة حنصور وصلبه بصير عندي الكثره واحد حركته وحالا  
 العله اسمها (doping) وتكبرها كلما اردت زياده عدد الالكترونات الحرم.

\* نفس العله (doping) لبعوريا لو كنت بدى ازيد عدد ال hole's بدل السيلكون لاجل  
 • Boron

## How Does a Transistor Work?


\* بالتالي في لتشكل عندي

• <http://www.youtube.com/watch?v=lcrBqCFLHIY>

\* الالكترونات في تتحرك بايام وال holes في تتحرك  
 بالانجام المعاكس

منطقتين n, p  
 electrons ← → hole's

• معجمهم يادي حفر




في بصير صانعة وما في تقيدوا الحنطقتين n  
 الوصول الي بعضهم

الكل: هو التأثير بقوه تامه على الالكترونات في المنطقه الاولي  
 تسمح الها الانتقال للمنطقه الثانيه كيف؟

في نضيف Gate ونوصل عليها voltage ياتر بقوه على الكترونات  
 ونسوي الانتقال.

لنضم ال Voltage يجذب الالكترونات لمنطقة ال [P] ويصحبها الكترونات و عليه بصيرنا ثلاث مناطق فيها الكترونات .  
 اى من جهد ال Transistor الايجابي



لنضم يكون الجهد على ال Gate مقارنة بالجهد على ال Source . يجب امدان فرق جهد حتى يحدث مجال كهربائي وتنتشر ال hole's من مكانها ويصير به ال الالكترونات .  
 على ال channel .

هذا انجام انتقال الالكترونات في تكونه عن القطب ال ال Source (S) للقطب ال ال Drain (D) وهو التيار الكهربائي .

# CMOS Transistor

Dr.Mohammad Abdel-Majeed  
 Assistant Professor  
 University of Jordan

شرح مدون ال التيار هو وجود فرق جهد بين ال القطب


في حال انا قلنا جهد ال Gate كلاً من 1.1V ال 0.3V في بعض ال Transistor ال ال hole's مكانها .  
 ال ال Source و ال ال Gate و ال ال Source و ال ال hole's مكانها .

# Terminal Voltages

Sample of Transistor / 3-Terminal

• Mode of operation depends on  $V_g, V_d, V_s$

- ✓  $V_{gs} = V_g - V_s$
- ✓  $V_{gd} = V_g - V_d$
- ✓  $V_{ds} = V_d - V_s = V_{gs} - V_{gd}$



• Source and drain are symmetric diffusion terminals

- ✓ By convention, source is terminal at lower voltage in nMOS
- Hence  $V_{ds} \geq 0$

• nMOS body is grounded. First assume source is 0 too.

• Three regions of operation


- Cutoff off (open circuit)
- Linear } on (close circuit)
- Saturation }

# NMOS cross section

# nMOS Cutoff

- No channel
- $I_{ds} \approx 0$

Transistor





فوق العتبة بين ال Gate وال Source  
 غير كافية لانفعال الالكترونات من ال Source  
 وال drain الى ال channel.

# nMOS Linear

- نضع النظمين  $V_{gs}$  و  $V_{ds}$  مع تكوننا channel لزيادة من سرعة جسيم

- Channel forms
- Current flows from d to s
  - e<sup>-</sup> from s to d
- ✓  $I_{ds}$  increases with  $V_{ds}$
- Similar to linear resistor

في كلتا  $V_{gs}$  و  $V_{ds}$  ازداد مع يزداد  $I_{ds}$  تقياسه تكونه مجال كهربائي قوي



منطقة تجمع الالكترونات = inversion layer = channel

\* ال  $V_{gs}$  مع يسوي عننا channel فيه حال تانه اكبر من جهد ال Transistor و  $V_{ds}$  بيجي الالكترونات يتجمعوا فيها بس... مارج يودي الى حدود بنا - كهربائيا و انتقال الالكترونات من ال Source الى drain والمسؤول عن هذه الجزئية هو فرق الجهد بين القطبين (Source and drain).


# nMOS Saturation

مرحلة الاستباع

- زياده ال  $V_{ds}$  مع يزيه عدد الالكترونات المنفكة من الاقطان الى ال channel

- Channel pinches off
- $I_{ds}$  independent of  $V_{ds}$  (سرعة ثابتة) زياده ال  $V_{ds}$  مع يزيه سرعة انتقال الالكترونات (سرعة ثابتة) من ال Source الى ال drain وليس زياده عددها
- We say current saturates
- Similar to current source

عند زياده ال  $V_{ds}$  الكوديه الى زياده التيار ، يعمل الالكترونات الى اقصى سرعه هو قادر يوصلها بالتالي بعد هليه زياده ال  $V_{ds}$  مارج يكونه الط اي تاثير على الالكترونات لانه وصل مرحلة الاستباع



# I-V Characteristics

- In Linear region,  $I_{ds}$  depends on
  - How much charge is in the channel?
  - How fast is the charge moving?

Length :- source and drain *المصدر والمصرف*

W :- source / drain / gate *المصدر / المصرف / البوابة*



Technology  $7nm$  *تكنولوجيا 7nm*  
 length  $7nm$  *طول القناة 7nm*

$I = \frac{Q}{t}$  *كثافة التيار = الشحنة / الزمن*

## Channel Charge

- MOS structure looks like parallel plate capacitor while operating in inversions

- Gate - oxide - channel  $\frac{\epsilon_{ox} A}{d}$
- $Q_{channel} = C \cdot V$
- $C = C_g = \frac{\epsilon_{ox} \cdot L \cdot W}{t_{ox}}$
- $V = V_{gs} - V_{ds} = \frac{V_{gs} - V_{ds}}{2}$



# Carrier velocity

$$\begin{array}{l}
 V_{gs} \uparrow \\
 V_{ds} \uparrow \\
 W \uparrow \\
 L \downarrow \\
 \epsilon_{ox} \downarrow \\
 \mu_n \uparrow \\
 V_t \downarrow
 \end{array}
 = I$$

- Charge is carried by e-
- Electrons are propelled by the lateral electric field between source and drain
  - $E =$
- Carrier velocity  $v$  proportional to lateral E-field
  - $v =$
- Time for carrier to cross channel:
  - $t =$

## nMOS Linear I-V

- Now we know
  - How much charge  $Q_{channel}$  is in the channel
  - How much time  $t$  each carrier takes to cross

$$\begin{aligned}
 I_{ds} &= \frac{Q_{channel}}{t} \\
 &= \mu C_{ox} \frac{W}{L} \left( V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} \\
 &= \beta \left( V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds}
 \end{aligned}$$

$$\beta = \mu C_{ox} \frac{W}{L}$$

## nMOS Saturation I-V

- If  $V_{gd} < V_t$ , channel pinches off near drain  
 When  $V_{ds} > V_{dsat} = V_{gs} - V_t$
- Now drain voltage no longer increases current

$$I_{ds} = \beta \left( V_{gs} - V_t - \frac{V_{dsat}}{2} \right) V_{dsat} \rightarrow \text{من هنا}$$

$$= \frac{\beta}{2} (V_{gs} - V_t)^2 \rightarrow \text{من هنا}$$

↓  
 راجعنا ان هذا انبات انه  
 زيادة الـ  $V_{ds}$  بعد مرحلة الاشباع  
 لا تزيد التيار

## nMOS I-V Summary

- Shockley 1<sup>st</sup> order transistor models

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t & \text{cutoff} \\ \beta \left( V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} & V_{ds} < V_{dsat} & \text{linear} \\ \frac{\beta}{2} (V_{gs} - V_t)^2 & V_{ds} > V_{dsat} & \text{saturation} \end{cases}$$

في حالة ال linear بكون التيار

يعتمد على  $V_{ds}$  /  $V_{ds}$  زيادة وتقلص


# Example

اما في حالة ال saturation التيار


يعتمد فقط على ال  $V_{gs}$  زيادة وتقلص

Plot  $I_{ds}$  vs.  $V_{ds}$  Given that

- $t_{ox} = 100 \text{ \AA}$
- $\mu = 350 \text{ cm}^2/\text{V}\cdot\text{s}$
- $V_t = 0.7 \text{ V}$
- $\epsilon_0 = 8.85 \cdot 10^{-12} \text{ F/m}$
- $\epsilon_{ox} = 3.9$
- $V_{gs} = 0, 1, 2, 3, 4, 5$
- Use  $W/L = 4/2 \lambda$



Nmos transistor :-



في حالة ال saturation هو ان التيار بالسنج الى  $V_{gs}$  ال

واذا تغير ال  $V_{gs}$  زيادة او نقصان لا يتغير ال saturation برفد زيادة وتقلص

Let:  $V_{gs} = 0.5$  (A)  $V_t = 0.3$  (B)  $V_{gs} = 0.7$

↓  
saturation  
ال

\* لودبي ازدياد  $\beta$  حيت ↓ بدون طالب هي قيم الجهد ؟


$$\beta = \frac{\mu C_{ox} W}{t_{ox} L}$$



# Example

اكن :- نبي ال  $\beta$  كذا


$$\beta = \mu C_{ox} \frac{W}{L} = (350) \left( \frac{3.9 \times 8.85 \cdot 10^{-14}}{100 \cdot 10^{-8}} \right) \left( \frac{W}{L} \right) = 120 \frac{W}{L} \mu A/V^2$$




انتقال الالكترونات في Nmos اشرح من انتقال hole's في Pmos

مع استخدام بالغانونة  $\mu_p$

\* تيم انتقال hole's من القطبي الايمن حيد الي القطبي الايمن -



في ال Pmos كذا زاد حزمة الجهد hole's تات جهز ال hole's اكبر




تاس عملية ال NMos :- تيم انتقال hole's من الاقطاب الي ال channel

## pMOS I-V

الذيم فرق الجهد بين ال Gate وال Source = negative

$$[V_{gs} < V_t] \quad V_t$$

- All dopings and voltages are inverted for pMOS
  - Source is the more positive terminal
- Mobility  $\mu_p$  is determined by holes
  - Typically 2-3x lower than that of electrons  $\mu_n$
  - 120 cm<sup>2</sup>/V•s in AMI 0.6  $\mu$ m process
- Thus pMOS must be wider to provide same current
  - In this class, assume  $\mu_n / \mu_p = 2$



$V_{gs} > V_t$  off  
 $V_{gs} < V_t$  on  
 $V_{ds} > V_{dsat}$  linear  
 $V_{ds} < V_{dsat}$  saturation


كل ما كان ال  $V_{ds}$  اكبر من  $V_{dsat}$  مع تكون انتقال ال hole's اشرح لخص نقل ال

negative

Example :-

$$V_{DD} = 5$$

$$V_{th} = 1$$



[Nmos transistor]

Q:- Mode of operation ?

لازم اول استی اشرف سو on or off

لازم اول استی اشرف سو on or off

Source و Drain

off

on

linear

saturation

Then 1.5 → source  
3 → drain

لازم اول استی اشرف سو on or off

لازم اول استی اشرف سو on or off

$$\text{Then } V_{gs} = 2.7 - 1.5 = 1.2 \text{ V}$$

$$1.2 > V_{th}(1) \rightarrow \text{is ON}$$

لازم اول استی اشرف سو on or off

$$V_{gs} - V_{th} < V_{ds}$$

$$\text{Then } 0.2 < 1$$


is saturation mode.

\* احنا دائما كنا نقول مع ال Threshold voltage في انه ثابت - هوذا بيترى نشوف هل ممكن تغير ماذا  $V_{th}$  شو الـ  $V_{th}$  المتغير عليه ؟

[first]


مع تعامل مع هال الحالة مع

Four - Terminal for transistor



- هل الجهد على ال body له علاقة بكفاءة ال Transistor ؟ من ناحية ال  $V_{th}$   
 - لازم نعرف سوال Component المتغير على ال  $V_{th}$  ونشوف هل تغير الجهد على ال body مع ياترى ال  $V_{th}$  او لا ؟

[second] [Nmos] في حالة ال



عندما نزيد ال Gate voltage، ال holes في ال channel لزيادة ال  $V_{th}$  ليعملوا من ال  $V_{th}$  لغندال Body وطرح يكون عندنا moving charging مع يغير بال  $V_{th}$  negative ion's كل ما زاد عدد ال ion's في ال channel لازم ازيد ال voltage على Gate

لو شكت ال Source وال body مع نفس ال voltage وتلقا (Zero voltage) و  $V_{th}$  Positive volt على ال Gate مع يكون عندنا channel

لو زدنا جهد ال body الى [10 volt] شو يغير ؟ مع يصبوا ال holes لقوة ويلغوا بعض ال ion's و  $V_{th}$  تنقل ال Threshold volt ليعبر اسهل

الخلاصة :- كل ما زدت جهد ال body كل ما قل عدد ال ايونات ال سالبة بالتالي يقل الجهد المتوجب على ال Gate و  $V_{th}$  Component المتغير على ال Threshold voltage وتقل ال  $V_{th}$  و ليعبر اسهل

شو اهمية ال  $V_{th}$  ؟  
 لو زدنا جهد ال Source بالنسبة لل body مع يزيد كمية ال holes في ال body و كمية ال ion's في ال channel مع يزيد العبر مع ال Threshold volt و يزداد سرعة

اما لو قلنا الجهد لل Source بالعكس لل body مع يقل عدد ال ايونات ال سالبة في ال channel وتقل ال  $V_{th}$  كانا بالتالي يقل ال  $V_{th}$  تقيته الطبيعيه وتقل وتكون اسهل

شو ال صفت من تغيير ال  $V_{th}$  ؟

التحكم من سرعة التيار وزيادته المتولد في ال channel بالتالي مع تزداد سرعة ال Transistor ، وهذا اسم من طريق تقليل سرعة ال  $V_{th}$  حيث

$$V_{th} \downarrow I \uparrow$$

$$V_{th} \uparrow I \downarrow$$


# Body effect

$$V_T = V_{T0} + \gamma \left( \sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|2\phi_F|} \right)$$

- if  $V_{SB} = 0$   
 $V_T = V_{T0}$

لو زدنا  $\phi$  او قلنا  $\phi$   
 مع بصيرنا فرق جهد  
 بين اكين

فرق جهد موجب لو  $\phi$  اكبر من  $\phi$   
 وسالب لو كانت  $\phi$  اقل من  $\phi$



# Ideal Transistor I-V


## Shockley long-channel transistor models

500 nm transistor @ 100%  $\mu_{eff}$

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t & \text{cutoff} \\ \beta \left( V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} & V_{ds} < V_{dsat} & \text{linear} \\ \frac{\beta}{2} (V_{gs} - V_t)^2 & V_{ds} > V_{dsat} & \text{saturation} \end{cases}$$

## Ideal vs. Simulated nMOS I-V Plot


### 65 nm IBM process, $V_{DD} = 1.0$ V




# ON and OFF Current

□  $I_{on} = I_{ds} @ V_{gs} = V_{ds} = V_{DD}$   
 - Saturation

التيار يزداد مع زيادة  $V_{gs}$  مع زيادة  $V_{ds}$



□  $I_{off} = I_{ds} @ V_{gs} = 0, V_{ds} = V_{DD}$   
 - Cutoff



التيار المنفذ قبل ال  $V_{th}$  هو [leakage current] عندما تكون ال transistor off

\* كلما زادت  $V_{ds}$  يقل ال length حيث ال length هي المنطقة بين ال source و drain (channel) وبالتالي مع زيادة التيار

بسبب زيادة ال current من ال drain الى ال channel

## Electric Fields Effects

1 Vertical electric field:  $E_{vert} = \frac{V_{gs}}{t_{ox}}$  المجال ال عمودي ال channel


✓ - Attracts carriers into channel

✓ - Long channel:  $Q_{channel} \propto E_{vert}$

2 Lateral electric field:  $E_{lat} = \frac{V_{ds}}{L}$  المجال ال D ال channel

✓ - Accelerates carriers from drain to source

✓ - Long channel:  $v = \mu E_{lat}$



بسبب بطي سرعة ال hole للتحرك من ال source الى drain ال hole للتحرك من drain الى source ال Pmos ال Source ال Nmos ال

# Coffee Cart Analogy

- Tired student runs from VLSI lab to coffee cart
- Freshmen are pouring out of the physics lecture hall
- $V_{ds}$  is how long you have been up
  - Your velocity = fatigue  $\times$  mobility
- $V_{gs}$  is a wind blowing you against the glass ( $SiO_2$ ) wall
- At high  $V_{gs}$ , you are buffeted against the wall
- At high  $V_{ds}$ , you scatter off freshmen, fall down, get up
  - Mobility degradation
  - Velocity saturation
  - Don't confuse this with the saturation region

بجهد كبير  
سرعة  
بين الحوائط  
التي تقيت  
الاشياء الي حوائط  
وتبعض الحركه  
نزيه ان سبب السوفه


كلما زدت اذ طول رحه تقل ال  $M_{eff}$  ويزداد التيار (Figer slide 4)

## Mobility Degradation

- High  $E_{vert}$  effectively reduces mobility
  - ✓ Collisions with oxide interface

$$\mu_{eff-n} = \frac{540 \frac{cm^2}{V \cdot s}}{1 + \left( \frac{V_{gs} + V_t}{0.54 \frac{V}{nm} t_{ox}} \right)^{1.85}}$$

$$\mu_{eff-p} = \frac{185 \frac{cm^2}{V \cdot s}}{1 + \frac{|V_{gs} + 1.5V_t|}{0.338 \frac{V}{nm} t_{ox}}}$$



مع زيادتنا كثير قربنا من السطح ولبسنا تصادم

المعادلات غير صالده فقط للغتم

# Velocity Saturation


At high  $E_{lat}$ , carrier velocity rolls off

- Carriers scatter off atoms in silicon lattice
- Velocity reaches  $v_{sat}$

- Electrons:  $10^7$  cm/s
- Holes:  $8 \times 10^6$  cm/s

Better model

$$v = \begin{cases} \frac{\mu_{eff} E}{1 + \frac{E}{E_c}} & E < E_c \\ v_{sat} & E \geq E_c \end{cases} \quad E_c = \frac{2v_{sat}}{\mu_{eff}}$$



ثبت

المعادلات عندها فقط للفهم

# Vel Sat I-V Effects

Ideal transistor ON current increases with  $V_{DD}^2$

$$I_{ds} = \mu C_{ox} \frac{W}{L} \frac{(V_{gs} - V_t)^2}{2} = \frac{\beta}{2} (V_{gs} - V_t)^2$$

Velocity-saturated ON current increases with  $V_{DD}$

$$I_{ds} = C_{ox} W (V_{gs} - V_t) v_{max}$$

Handwritten notes in red: "saturation mode" and "ممكن بال linear"

Real transistors are partially velocity saturated

- Approximate with  $\alpha$ -power law model

$$I_{ds} \propto V_{DD}^\alpha$$


-  $1 < \alpha < 2$  determined empirically ( $\approx 1.3$  for 65 nm)

# $\alpha$ -Power Model

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t & \text{cutoff} \\ I_{dsat} \frac{V_{ds}}{V_{dsat}} & V_{ds} < V_{dsat} & \text{linear} \\ I_{dsat} & V_{ds} > V_{dsat} & \text{saturation} \end{cases}$$

$$I_{dsat} = P_c \frac{\beta}{2} (V_{gs} - V_t)^2$$

$$V_{dsat} = P_v (V_{gs} - V_t)^{\alpha/2}$$




## Channel Length Modulation

- Reverse-biased p-n junctions form a *depletion region*
  - Region between n and p with no carriers
  - Width of depletion  $L_d$  region grows with reverse bias

$$L_{eff} = L - L_d \quad \text{For depletion region of drain}$$

- Shorter  $L_{eff}$  gives more current

- $I_{ds}$  increases with  $V_{ds}$
- Even in saturation



# Chan Length Mod I-V

كل ما يزيد ال  $V_{ds}$  مع زيادة ال  $I_{ds}$

$$I_{ds} = \frac{\beta}{2} (V_{gs} - V_t)^2 (1 + \lambda V_{ds})$$

- $\lambda$  = channel length modulation coefficient
  - not feature size
  - Empirically fit to I-V characteristics

Transistor ثابتة عند لغير ال

اذا ميزنا طول ال Trans  
ممكن ان تتغير

## Threshold Voltage Effects

- $V_t$  is  $V_{gs}$  for which the channel starts to invert
- Ideal models assumed  $V_t$  is constant
- Really depends (weakly) on almost everything else:
  - ✓ Body voltage: Body Effect
  - ✓ Drain voltage: Drain-Induced Barrier Lowering
  - ✓ Channel length: Short Channel Effect

مع تقليل طول عمود الليونيات الموجود في ال channel بالتالي يقل ال Threshold voltage

# Body Effect

- Body is a fourth transistor terminal
- $V_{sb}$  affects the charge required to invert the channel
  - Increasing  $V_s$  or decreasing  $V_b$  increases  $V_t$

$$V_t = V_{t0} + \gamma (\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s})$$

- $\phi_s$  = surface potential at threshold

$$\phi_s = 2v_T \ln \frac{N_A}{n_i}$$

- Depends on doping level  $N_A$
- And intrinsic carrier concentration  $n_i$

- $\gamma$  = body effect coefficient

$$\gamma = \frac{t_{ox}}{\epsilon_{ox}} \sqrt{2q\epsilon_{si}N_A} = \frac{\sqrt{2q\epsilon_{si}N_A}}{C_{ox}}$$

↓ doping voltage

## Body Effect Cont.

- For small source-to-body voltage, treat as linear


$$V_t = V_{t0} + k_\gamma V_{sb}$$

$$k_\gamma = \frac{\gamma}{2\sqrt{\phi_s}} = \frac{\sqrt{\frac{q\epsilon_{si}N_A}{v_T \ln \frac{N_A}{n_i}}}}{2C_{ox}}$$

# DIBL

- ❑ Electric field from drain affects channel
- ❑ More pronounced in small transistors where the drain is closer to the channel
- ❑ Drain-Induced Barrier Lowering
  - Drain voltage also affect  $V_t$

$$V_t' = V_t - \eta V_{ds}$$



- ❑ High drain voltage causes current to increase



سبب تفرقة بار عند  $[V_{gs} = 0]$  وتغير  $[2 - 27]$  IS  
وجود depletion region حول ال drain قبل المسافة  
بين ال Source وال drain مائتي 2 يتولد مجال كهربائي يؤدي ال انتقال ... للإلكترونات

# Short Channel Effect


تزيد المسار

- ❑ In **small transistors**, source/drain depletion regions extend into the channel
  - Impacts the amount of charge required to invert the channel  
قبل ال  $V_{th}$
  - And thus makes  $V_t$  a function of channel length
- ❑ Short channel effect:  $V_t$  increases with **L**
  - Some processes exhibit a reverse short channel effect in which  $V_t$  decreases with **L**

# Leakage

- What about current in cutoff?
- Simulated results
- What differs?

ال leakage current بسبب طاقه من البطارية



## Leakage Sources

- Subthreshold conduction  $V_{gs} < V_{th}$ 
  - Transistors can't abruptly turn ON or OFF
  - **Dominant source** in contemporary transistors
- Gate leakage
  - Tunneling through ultrathin gate dielectric
- Junction leakage
  - Reverse-biased PN junction diode current

تبدل الجس من Gate الى body


# Subthreshold Leakage

- Subthreshold leakage exponential with  $V_{gs}$

$$I_{db} = I_{d0} e^{\frac{V_{gs} - V_{th} + \eta(V_{gs} - V_{th}) - k_T V_{ds}}{nV_T}} \left( 1 - e^{-\frac{V_{ds}}{V_T}} \right)$$

- $n$  is process dependent
  - typically 1.3-1.7
- Rewrite relative to  $I_{off}$  on log scale

$$I_{db} = I_{off} 10^{\frac{V_{gs} + \eta(V_{ds} - V_{th}) - k_T V_{ds}}{S}} \left( 1 - e^{-\frac{V_{ds}}{V_T}} \right)$$



$$S = \left[ \frac{d(\log_{10} I_{db})}{dV_{gs}} \right]^{-1} = nV_T \ln 10$$

- $S = 100$  mV/decade @ room temperature


اذا قلنا ان S = 100 (mV/decade) يعني اننا نحتاج 100mV لزيادة التيار بمقدار 10 مرات

# Gate Leakage

- Carriers tunnel through very thin gate oxides
- Exponentially sensitive to  $t_{ox}$  and  $V_{DD}$

$$I_{gate} = WA \left( \frac{V_{DD}}{t_{ox}} \right)^2 e^{-B \frac{t_{ox}}{V_{DD}}}$$


- $A$  and  $B$  are tech constants
- Greater for electrons
  - So nMOS gates leak more



- Negligible for older processes ( $t_{ox} > 20 \text{ \AA}$ )
- Critically important at 65 nm and below ( $t_{ox} \approx 10.5 \text{ \AA}$ )

# Junction Leakage

- Reverse-biased p-n junctions have some leakage
  - Ordinary diode leakage
  - Band-to-band tunneling (BTBT)
  - Gate-induced drain leakage (GIDL)



# Diode Leakage

- Reverse-biased p-n junctions have some leakage

$$I_D = I_s \left( e^{\frac{V_D}{V_T}} - 1 \right)$$

- At any significant negative diode voltage,  $I_D = -I_s$
- $I_s$  depends on doping levels
  - And area and perimeter of diffusion regions
  - Typically  $< 1 \text{ fA}/\mu\text{m}^2$  (negligible)

# Band-to-Band Tunneling

- Tunneling across heavily doped p-n junctions
  - Especially sidewall between drain & channel when *halo doping* is used to increase  $V_t$
- Increases junction leakage to significant levels

$$I_{BTBT} = WX_j A \frac{E_j}{E_g^{0.5}} V_{dd} e^{-B \frac{E_g^{1.5}}{E_j}}$$


$$E_j = \sqrt{\frac{2qN_{halo}N_{sd}}{\epsilon(N_{halo} + N_{sd})}} \left( V_{DD} + v_T \ln \frac{N_{halo}N_{sd}}{n_i^2} \right)$$

- $X_j$ : sidewall junction depth
- $E_g$ : bandgap voltage
- A, B: tech constants

ما ركز

# Gate-Induced Drain Leakage


- Occurs at overlap between gate and drain
  - Most pronounced when drain is at  $V_{DD}$ , gate is at a negative voltage
  - Thwarts efforts to reduce subthreshold leakage using a negative gate voltage



# Temperature Sensitivity

- Increasing temperature
  - ✓ - Reduces mobility  $\downarrow I$
  - ✓ - Reduces  $V_t \uparrow I$
- $I_{ON}$  decreases with temperature
- $I_{OFF}$  increases with temperature

الموترة اكثر mobility اكثر  
 $V_t$  اكثر



## So What?

- So what if transistors are not ideal?
  - They still behave like switches.
- But these effects matter for...
  - Supply voltage choice
  - Logical effort
  - Quiescent power consumption
  - Pass transistors
  - Temperature of operation

# Parameter Variation


- Transistors have uncertainty in parameters
  - Process:  $L_{eff}$ ,  $V_t$ ,  $t_{ox}$  of nMOS and pMOS
  - Vary around typical (T) values

- Fast (F) [ON] transistor

أقل  $L_{eff}$ : short مع قيمة الجهد ادا

أقل  $V_t$ : low

أقل  $t_{ox}$ : thin



- Slow (S): opposite
- Not all parameters are independent for nMOS and pMOS

# Environmental Variation

- $V_{DD}$  and T also vary in time and space

- Fast:

-  $V_{DD}$ : higher

- T: lower

- worst case is [slow] <sup>يكون</sup> for every Transistor.

slow is opposite

Corner	Voltage	Temperature
F	1.98	0 C
T	1.8	70 C
S	1.62	125 C

→ مع كل من Transistor

# Process Corners

- Process corners describe worst case variations
  - If a design works in all corners, it will probably work for any variation.
- Describe corner with four letters (T, F, S)
  - nMOS speed
  - pMOS speed
  - Voltage
  - Temperature

## Important Corners

- Some critical simulation corners include


Purpose	nMOS	pMOS	$V_{DD}$	Temp
Cycle time	S	S	S	S
Power	F	F	F	F
Subthreshold leakage				

# Inverter Static Characteristics

Dr. Mohammad Abdel-Majeed  
Assistant Professor  
University of Jordan

كيف يمكن نيزي inverter من ال Cmos

1





## Combinational Logic

A combinational logic cell, logic circuit or gate is generally a multiple input, single output system that performs a Boolean function

- In the positive logic convention, logic 1 is shown by high voltage  $V_{DD}$  and logic 0 by low voltage of zero

# Ideal Inverter and Inverter Threshold Voltage

- Logic symbol & truth table



المثال هو كيف افهم انه الاتصال من (0-1) ارا القس

logic 0 (input) =  
logic 1 (input) =


كم ضمن الـ Range لكل حاله ، يعني مثلا \* Logic 0  
الـ Range العا من 0 الى 0.5 ، كيف افهم انه ما العمل من  
0 الى 0.5 ؟

## VTC of an NMOS inverter

- $V_{in}$  is  $V_{GS}$  For Nmos
- $V_{out}$  is  $V_{DS}$
- $V_{SB} =$  \_\_\_\_\_
- The circuit connected to the output node can be represented using the capacitance  $C_{out}$
- $I_D = I_L$  (Load Current). By solving this equation we can derive the VTC

يمكن يكونه بداله :-  
1. Nmos  
2. Pmos  
3. Transistor

Goal:-




$V_{DD} =$  اى صيحه جيد = Logic 1



اي رقم من ال Range لـ Logic 0 يعطيني VDD و Logic 1 يعطيني 0

VTC


We have Range for logic 0 and logic 1



Time delay From Capacitor in output.  
من طاقه التصغير الـ

هل  $V_{OH} = V_{DD}$  ؟ متى شرط

هذا الاقصى لاجدوم نخرج ال inverter ورفض الاقصى  $V_{OL} = 0$  ؟




# nMOS Inverter: Schematic & VTC

اي جيد نبطل الـ ونبطو على الـ output

$V_{OH} : V_{OUT,MAX}$  when the output level is logic "1"  
 $V_{OL} : V_{OUT,MIN}$  when the output level is logic "0"

$V_{IL} : V_{IN,MAX}$  which can be interpreted as logic "0"  
 $V_{IH} : V_{IN,MIN}$  which can be interpreted as logic "1"

Inverter threshold Voltage  $V_M$  is defined as the point where  $V_{in} = V_{out}$



اي جيد نبطو على الـ output  
circuit \* اقل جيد نبطو على الـ output  
ويعتبر  $P$  Logic 1

\* اي جيد نبطو وبعين  $P$  Logic 0

$[V_{IH} \text{ و } V_{OH}] = '1'$   
 $[V_{IL} \text{ و } V_{OL}] = '0'$

اي صيحه هون الـ  
يعطيني Logic 0


- $\underline{V_{OL}} \leq V_{in} \leq \underline{V_{IL}}$ 
  - $V_{in}$  is interpreted as "0"
  - This means that  $V_{IL}$  is low enough to ensure a logic 1 output
- $\underline{V_{IH}} \leq V_{in} \leq \underline{V_{OH}}$ 
  - $V_{in}$  is interpreted as "1"
  - This means that  $V_{IH}$  is high enough to ensure a logic 0 output

\* لدر صبار عندي noise بقدر 100 mV مع '0' مع يوزع على '1' مثل ما يتوقع ان Range

الذي هو المطلوب ان يكون noise (100 mV) مع '1' لا يتوزع ويخرج على '0'

- ليس ان Range لا Input اع واربع منه لا Output

الفكره هون في حاله دخل Input وخرج Output اعطيت اذا بصرفنا noise ممكن تخلي ال Output يعطي نتائج خاطئه نتيجة ظهوره في ال Range المخصص اليه عشان هليه نبصفر ال Range لا Output عشان لو صار على مثلا noise بحد ال 0.1 ل ال 0.2 يكون معناه وقت



## Tolerance

ل noise كحد ما نفعل ال 0.2

وبصرفنا يعطينا نتيجة مع (ال logic) ولكن الحاله لا ال logic

- Ability to interpret range of values as logic 0 or logic 1 allows the circuits to operate with certain \_\_\_\_\_

### Noise sources


- Unwanted capacitive coupling
- Radiations
- ...

\* وهنا الهدف من ال Range لكل logic


Tolerance for noise يكون عندي

NM L :- قدرته ممكن يكون عنده noise على ال level واصل هو ال logic range كيف تكسبها؟

# Noise Margin




# Input Noise Margin




- By definition the output of the first inverter is  $V_{OL}$
- The output signal of the 1<sup>st</sup> inverter will be perturbed during transmission because of on-chip interconnect
- If the input voltage of the 2<sup>nd</sup> inverter is smaller than  $V_{OL}$ , then this signal will be interpreted correctly as a logic "0" input by 2<sup>nd</sup> inverter
- But if the input voltage becomes larger than  $V_{IL}$ , then it may not be interpreted correctly by the inverter
- Thus,  $V_{IL}$  is the maximum allowable voltage at the input of the 2<sup>nd</sup> inverter

# Output Noise Margin




# Input Noise Margin



- Assume the output of the 2<sup>nd</sup> inverter is  $V_{OH}$
- Input of the 3<sup>rd</sup> inverter will be different from  $V_{OH}$  due to noise interference
- If the input voltage of the 3<sup>rd</sup> inverter is larger than  $V_{OH}$  this signal is interpreted correctly as a logic "1"
- If the voltage level drops below  $V_{IH}$ , the input may not be interpreted as a logic "1"
- Therefore,  $V_{IH}$  is the minimum allowable voltage at the input of the 3<sup>rd</sup> inverter

# Noise Margin

- $NM_L = V_{IL} - V_{OL}$
- $NM_H = V_{OH} - V_{IH}$



# Power


تدور بغير فيها لفتح ال logic من 0 الى 1 او العكس بغير  
عند تغير السجلات من ال Capacitor

- Lower consumption extends battery-based operation time for portable systems
- DC power dissipation:  $P_{DC} = V_{DD} \cdot I_{DC}$
- DC power is input and output voltage dependent
- To calculate avg DC power assume 50% of the time input is at  $V_{in} =$  low and 50% at  $V_{in} =$  high
  - $P_{DC} = 0.5 V_{DD} \{I_{DC} (V_{in} = \text{low}) + I_{DC} (V_{in} = \text{high})\}$
- Inverter type and its design affects the power dissipation significantly

# Inverter انفاخ



- Resistive Load Inverter
- NMOS depletion load inverter
- CMOS inverter

↓  
 PMOS  
 Transistor



## Resistive-Load Inverter

- Resistive-load inverter circuit & its VTC



\* في حال دخلنا  $V_{GS} = 0.35$  في Trans ولصير في حالة Saturation (Two Current) بمقدار مساوي  
 1. ال R مع بصير ال C وال NMOS في فيغ المثنان (تأثير) بمقدار مساوي  
 2. بصير عند نقص بالسنان بالتالي التيار يقل و يقل الجهد ياوهي التيار في R و يظل في I في C (مقدار التخميد)  
 3. اليا- الي بصير في NMOS ياوهي التيار في R و يظل في I في C (تأثير)  
 4. الجهد في اقل من  $V_{DD}$  بسوي ر مع ينزل الكيف  
 5. بصير المثنان الي يعطيها  $I_R$  وبقدرنا  $I_D$  كطول  
 6. التخميد مع C مع تقيبه .




# Resistive-Load Inverter

## Resistive-load inverter circuit & its VTC

- $V_{in} < V_{T0}$ , nMOS off
  - $I_D = \underline{\text{Zero}}$
  - $V_{out} = \underline{V_{DD}}$
- $V_{in} > V_{T0}$ , nMOS in sat.
  - $V_{ds} = \underline{V_{out}} > V_{in} - V_{T0}$
  - $I_R = \underline{I_D}$        $I_R = \underline{\frac{V_{DD} - V_{out}}{R}}$



حسبيل بصير صفر  $V_{OL}$   
 من السنان بالتالي ما مع بصير الجهد  
 صفر صر له  $I_R$  صر قليل



\* في حال رفعنا جهد ال Gate اكثر وازداد  $V_{GS}$  ر  
 يزداد  $I_D$  و بصير تفديع اكبر للسنان بالتالي ال R ما مع  
 بقدر يوهن صر ال C للسنان ف  $I_D > I_R$  بالتالي جهد ال C مع يقل اكثر  
 في حال ال IR بقدر مع قتيبه R صر  $I = \frac{V}{R}$  كل ما مللنا يزداد تيار  $I_R$  بالتالي بقدر الوهن صر ال C

# Calculation of $V_{OH}$

- $V_{out} = V_{dd} - R_L \cdot I_R$
- When  $V_{in} < V_{TO}$ 
  - Transistor is in Cutoff
  - $I_R = I_D = 0$
  - $V_{OH} = \underline{V_{dd}}$





المجهد ثابتة في الساتر على C  
 حابته ولا تقبل

$\therefore V_{in} = V_{OH}$

$V_{OH}$   
 $V_{IL}$   
 اكتب قيمته في الجهد للخرج

# Calculation of $V_{OL}$

- $V_{OL}$  is obtained when  $V_{in} = V_{OH} = \underline{\hspace{2cm}}$ 
  - $V_{in}$
  - NMOS is in linear
  - Using KCL  $I_R = I_D$



# Calculation of $V_{OL}$

•  $V_{OL}$  is obtained when  $V_{in} = V_{OH} = \underline{\hspace{2cm}}$

- $V_{in}$
- NMOS is in linear



• Using KCL  $I_R = I_D$

•  $\frac{(V_{DD} - V_{OL})}{R_L} = \frac{B}{2} \cdot (2 \cdot (V_{DD} - V_{T0}) \cdot V_{OL} - V_{OL}^2)$

$I_R$

$$V_{OL} = V_{DD} - V_{T0} + \frac{1}{(k_n)R_L} - \sqrt{\left(V_{DD} - V_{T0} + \frac{1}{k_n R_L}\right)^2 - \frac{2V_{DD}}{k_n R_L}}$$



• Use the KCL and  $V_{OL}$  definition to find the value of  $V_{OL}$



# Calculation of $V_{IL}$

- At  $V_{in} = V_{IL}$   $dV_{out}/dV_{in} = -1$
- NMOS is in Saturation
- Using KCL  $I_R = I_D$

$$\frac{V_{DD} - V_{out}}{R} = \frac{\beta}{2} (V_{gs} - V_{th})^2$$



\* لما ازيد ال R ال  $V_{IL}$  يقل ، مع تكبيره ل NMOS  
 بسبب سخانات كثيره و ال R نتجوهن تحليل في بيوع  
 يقلل عدد السخانات في ال C بالتالي مع يقل جهد C  
 مع يصير سبب ال NMOS للسخانات اقل .


زياده ال  $V_{IL}$  :- ا. زياده w  
 .c. تقليل L

## Calculation of $V_{IL}$

- At  $V_{in} = V_{IL}$   $dV_{out}/dV_{in} = -1$
- NMOS is in \_\_\_\_\_
  - Using KCL  $I_R = I_D$
  - $(V_{DD} - V_{out})/R_L = B/2 (V_{in} - V_{T0})^2$  ....(eq1)
- Differentiate both side
  - $-1/R_L \cdot (dV_{out}/dV_{in}) = B(V_{IL} - V_{T0})$
- substitute  $dV_{out}/dV_{in} = -1$ 
  - $-1/R_L \cdot (-1) = B(V_{IL} - V_{T0})$
  - $V_{IL} = V_{T0} + 1/(B \cdot R_L)$  ....(eq2)

لو كبرت ال  $\beta$  لل Transistor  
 ال  $V_{IL}$  مع يقل

$$V_{IL} = V_{T0} + \frac{1}{k_n R_L}$$





لو زدت ال R او R مع يقل ال  $V_{IL}$  بالتالي الكيرت مع فيل  
 ولو قللتهم الكيرت مع يطوع ، بس هو الصفا منه ؟!



# Calculation of $V_{IH}$

- At  $V_{in} = V_{IH}$   $dV_{out}/dV_{in} = -1$
- $V_{in}$  is slightly larger than  $V_{OL}$
- NMOS is in linear





# Calculation of $V_{IH}$

- At  $V_{in} = V_{IH}$   $dV_{out}/dV_{in} = -1$
- $V_{in}$  is slightly larger than  $V_{OL}$
- NMOS is in \_\_\_\_\_

- Using KCL  $I_R = I_D$



- $(V_{DD} - V_{out})/R_L = B/2 \cdot (2 \cdot (V_{in} - V_{T0}) \cdot V_{out} - V_{out}^2) \dots \text{eq}(1)$

- Differentiate both side

- $-1/R_L \cdot (dV_{out}/dV_{in}) = B/2 \cdot (2 \cdot (V_{in} - V_{T0}) \cdot dV_{out}/dV_{in} - 2V_{out} \cdot dV_{out}/dV_{in}) \dots \text{eq}(2)$

- Solve eq1 and eq2 and substitute  $dV_{out}/dV_{in} = -1$  and  $V_{in}$  with  $V_{IH}$

$$V_{IH} = V_{T0} + \sqrt{\frac{8}{3} \cdot \frac{V_{DD}}{k_n R_L} - \frac{1}{k_n R_L}}$$




# VTC, Power & Chip Area

- VTC of the resistive-load inverter for different ( $k_n \cdot R_L$ )

$$V_{IH} = V_{T0} + \sqrt{\frac{8}{3} \cdot \frac{V_{DD}}{k_n R_L}} - \frac{1}{k_n R_L}$$

$$V_{IL} = V_{T0} + \frac{1}{k_n R_L}$$



Power → \* امداد منقولة الى R-load لا يكون  
 او input = 1

- $V_{in} = V_{OH}$ 
  - NMOS is in Linear
  - $I_D = I_R = (V_{dd} - V_{OL}) / R_L$   $P = 0$  اذا ولا يوجد يكون او

- $V_{in} = V_{OL}$ 
  - NMOS is cutoff
  - $I_D = 0$

•  $P_{DC}(\text{Average}) = (V_{dd} / 2) \cdot (V_{dd} - V_{OL}) / R_L$   
 $I$

max :-  $P_c = I \cdot V$  if gate output = 1

min :-  $P = I * 0$  if gate out = 0

المنطقة  $\omega L^2$

# Resistor

- Two possibilities for fabricating resistors:
  - Diffused resistor: an isolated n or p-type diffusion region.
    - 20-100 ohm/square: needs large area not practical for VLSI
  - Metal Resistor
  - Undoped polysilicon resistor:
    - mask off during poly doping to create about 10M ohm/square.

$V_{T0} = 1.53$

$V_{OL} = 80 \text{ mV}$

$V_{DD} = 1.2 \text{ V}$

$B_n = 83.3 \mu\text{A}/\text{V}^2$

# Example 5.1 - Inverter Design

- Resistive-load inverter circuit

- $V_{DD} = 5\text{V}$ ,  $\mu * C_{ox} = 30 \mu\text{A}/\text{V}^2$ ,  $V_{T0} = 1\text{V}$


$V_{ds}$

- $V_{OL} = 200\text{mV}$

- Determine (W/L) ratio of the driver  $T_r$ . And  $R_L$  to obtain the required

$V_{OL}$

- $V_{out} = \underline{\hspace{2cm}}$ ,  $V_{in} = \underline{\hspace{2cm}}$ . NMOS is in  $\underline{\hspace{2cm}}$





(W/L)-Ratio	Load resistor ( $R_L$ [k $\Omega$ ])	DC power consumption ( $P_{DC,avg}$ [μW])
1	263.0	2.56
2	131.5	5.11
3	87.7	7.67
4	65.8	10.2
5	52.6	12.8
6	43.8	15.3

حل المسائل

# Inverters with MOSFET Load




- Enhancement-Load Inverter



# Inverters with MOSFET Load

- Enhancement-Load Inverter



(a)

Load NMOS operates in \_\_\_\_\_

$V_{OH} =$  \_\_\_\_\_

Power

\* الفكرة هوننا لاننا نزيد ال W مع نزيد ال resist ويصير فرج أكثر مالا نزيد ال عرض الترانزستور  
 بأي اقل ال R حتى نزيد التيار المتاح - ويصير يصير بشكل متساوي للفرج بالتالي احافظ على ال  
 $V_{out} = 80$  وبالتالى ال Power و نزيد للضعف .

$$P = I * R$$


$V_{T0} = 0.53$   
 $V_{OL} = 80 \text{ mV}$   
 $V_{DD} = 1.2 \text{ V}$   
 $B_n = 83.3 \mu\text{A}/\text{V}^2$

نحتاج ان نزيد ال W لانه نزيد ال R و لازم ال W  
 لازم ما يكون ال Vout

## Example 5.1 - Inverter Design

بالتي ال تيار ال R مع ال resist

$$\frac{V_{DD} - V_{OL}}{R} = I_D \quad \text{صيت (linear)}$$



- Resistive-load inverter circuit

- $V_{DD} = 5\text{V}$ ,  $\mu * C_{ox} = 30 \mu\text{A}/\text{V}^2$ ,  $V_{T0} = 1\text{V}$

$V_{OL} = 200 \text{ mV}$  Constraint

- Determine (W/L) ratio of the driver Tr. And  $R_L$  to obtain the requi

$V_{OL}$

- $V_{out} = \underline{\hspace{2cm}}$ ,  $V_{in} = \underline{\hspace{2cm}}$ . NMOS is in

(W/L)-Ratio	Load resistor ( $R_L$ [k $\Omega$ ])	DC power consumption ( $P_{DC,avg}$ [ $\mu\text{W}$ ])
1	263.0	2.56
2	131.5	5.11
3	87.7	7.67
4	65.8	10.2
5	52.6	12.8
6	43.8	15.3

كلما قلت R قلت ال W

المستوى



نريد W نزيد ال تيار بالتالي نزيد ال R نفس النسبة

حل المسائل

# Inverters with MOSFET Load

- Enhancement-Load Inverter

أكثر من  $V_{th}$  -  $V_{DD}$  out Put



لذلك إذا  $V_{GS} < V_{th}$   $0.3 < 0.7 < 0.9$

$V_{GS} = 0.6 < 1.2$   
SAT

weak '1'

قريب من '1' logic

لأنه يتصل بال source الى ground

$0.2 < 0.5$   
SAT


في نقل ال Transi (on) في نقل ال drain في نقل ال on في نقل ال

في نقل ال inu في نقل ال inu weak one

# Inverters with MOSFET Load

في نقل ال inu في نقل ال inu strong '0'

- Enhancement-Load Inverter



Load NMOS operates in \_\_\_\_\_

$V_{OH} =$  \_\_\_\_\_


Power

# NMOS.

(1)

\* Inverter with MosFET load :-

• Enhancement-load inverter



$V_{dd} = 1.2$   
 $V_{th} = 0.3$   
 $S = 3.0$

بداية تحديد اي mode سقال هذا  
 ال NMOS :-

$V_{gs} - V_{th}$        $V_{ds}$

$1.2 - 0.3$        $1.2$

$0.9 <$        $1.2$

SAT

\* افتراض تغير ال S من  $[0 \leftarrow 0.3]$

$V_{gs} - V_{th}$        $V_{ds}$

$0.9 - 0.3$        $0.9$

$0.6 <$        $0.9$

SAT

مع تسمى الكثر

\* تغير ال S من  $[0.3 \leftarrow 0.9]$

$V_{gs} - V_{th}$

$0.9 - 0.3$

لوزنا ال S قيمة صغيره ولها بين مع  
 يصير ال دوى اقل من  $V_{th}$  ومع تيوخ ال NMOS  
 و مع تيوخ ال Volt مع C عند 0.9

(2)

\* بداية مع تيوخ ال NMOS وتنتقل [e] من  
 الجهد الاقل (S) الى ال (d) ومع تيوخ ال  
 holes تلبس ال (S) وتسمى ال Capacitor

\* كلما زاد جهد ال (S) بقى ال NMOS  
 ال SAT ويزداد تيوخ ال (C) ال اعند  
 مدعين من الجهد.

\* لما دخل ال S الى 0.9 دخل ال NMOS تيوخ

بس لو زدنا ال S الى 0.9 في هاي الحالة

مع تيوخ مع بطل تيوخ ال S بقى اقل

قيمة ال  $V_{dd}$  تامه فقا د (0.9)  
 كذا وهاي مشكله.

ليس مشكله! لانه مع حالة ال  
 Load resistive

$V_{dd} = V_{out}$

$V_{dd} - V_{th} = V_{out}$

بالتالي قل وصله مع بأتري ال  
 noise margin high

بالتالي ال NMOS خارج تيوخ '1' logic

مع تيوخ ما تسمى ('1' weak) و مع تيوخ

من '1' logic.

Note :- من حالة ال ground نسبة ال source و نقل ال drain ال C

(2)

طيب ، لنفرض سبكتنا ال  $V_G = V_D = 0$  ال  $V_{GS} = 1.3$  و  $V_{DS} = 1.2$  شوخ نصير ؟  
 ال  $V_G = 1.5$  ال  $V_{GS} = 1.2$  شوخ نصير ؟  
 ال  $V_G = 1.5$  ال  $V_{GS} = 1.2$  شوخ نصير ؟

\* لو ظلمنا نقل ال  $V_G$  تدريجي لحتى ليرحل صفر  
 بوضع نقل ال  $V_G$  ال  $V_{GS} = 1.2$  شوخ نصير ؟  
 مستحيل لحتى لانه ال  $V_{GS} = 1.2$  ال  $V_{GS} = 1.2$  شوخ نصير ؟  
 ال ال  $V_{GS} = 1.2$  ال  $V_{GS} = 1.2$  شوخ نصير ؟

[Strong '0'] ال ال  $V_{GS} = 1.2$  ال  $V_{GS} = 1.2$  شوخ نصير ؟

(1)

\* لنفرض  $V_G = 1.3 / V_D = 1.2 / V_S = 0$   
 شوخ نصير ال  $V_{GS} = 1.3$  ال  $V_{GS} = 1.3$  شوخ نصير ؟  
 ما هو المعادله المتوقعة

$$V_{GS} > V_{th}$$

عسانه نقل المتوقعة لازم يكون ال  $V_G = 1.3$  ال  $V_G = 1.3$  شوخ نصير ؟  
 اذا جاز  $V_G = 1.3$  ال  $V_G = 1.3$  شوخ نصير ؟  
 ال  $V_G = 1.3$  ال  $V_G = 1.3$  شوخ نصير ؟

السؤال :- شوخ نصير ال  $V_G = 1.3$  ال  $V_G = 1.3$  شوخ نصير ؟  
 اعطنا ال (C) جيبنا اقدر نقل ال  $V_G = 1.3$  ال  $V_G = 1.3$  شوخ نصير ؟

$$1.5 = [V_{DD} + V_{th}]$$

$$V_{GS} > V_{th}$$

شوخ نصير ال المعادله

$$V_G - V_S > V_{th}$$

$$V_G > 1.5$$

طيب !!

لو فرضنا ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟  
 السؤال :- شوخ نصير ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟  
 ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

$$V_{GS} > V_{th}$$

$$1.5 - 0 > 0.3$$

$$V_G < 1.2$$

ال ال  $V_G = 1.2$  ال  $V_G = 1.2$  شوخ نصير ؟

وهذا يعني لو طبقنا ال  $V_G = 1.2$  ال  $V_G = 1.2$  شوخ نصير ؟  
 شوخ نصير ال  $V_G = 1.2$  ال  $V_G = 1.2$  شوخ نصير ؟  
 ال  $V_G = 1.2$  ال  $V_G = 1.2$  شوخ نصير ؟  
 ال  $V_G = 1.2$  ال  $V_G = 1.2$  شوخ نصير ؟

مسئلة ال - noise margin  
 SAMMARY :- Fabrication of resistor

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

شوخ نصير ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟


ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

ال ال  $V_G = 1.5$  ال  $V_G = 1.5$  شوخ نصير ؟

# PMOS (1)

(2)



عشان تكونه on لازم

$$V_{gs} - V_{th} < 0$$

$$-1.2 - -0.3$$

$$-0.9$$

عشان يكونه on لازم  
 في الـ Vgs - Vth < 0  
 وبتكون الـ Vgs = -1.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = -0.9  
 وبتكون الـ Vgs - Vth > 0  
 فتكون الـ PMOS في الـ on (linear mode)

هنا الـ Vgs = -1.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = -0.9  
 وبتكون الـ Vgs - Vth > 0  
 فتكون الـ PMOS في الـ on (linear mode)

\* طبق في حال سببنا الـ gate على 0.2  
 و الـ d على ground وبتكون الـ C على  
 1.2 ، قد يكون الـ PMOS في الـ on

$$V_{gs} - V_{th} < 0$$

$$V_g - V_s - V_{th} < 0$$

$$0.2 - V_s - -0.3 < 0$$

$$V_s > 0.5$$

الـ PMOS في الـ on  
 الـ Vgs = 0.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = 0.5

الـ PMOS في الـ on  
 الـ Vgs = 0.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = 0.5

مسألة الـ leakage Power في الـ CMOS  
 انقلت لانه اذا شغلت الـ Transistor  
 قليل في الـ Power وبتكون الـ Power  
 ما في الـ leakage Power في الـ CMOS

عشان الـ PMOS في الـ on  
 الـ Vgs = 0.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = 0.5

\* الـ PMOS في الـ on  
 الـ Vgs = 0.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = 0.5

$$V_{gs} - V_{th} < 0$$

$$-1.2 - -0.3 < 0$$

$$-0.9 < 0$$

عشان يكونه on لازم  
 في الـ Vgs - Vth < 0  
 وبتكون الـ Vgs = -1.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = -0.9  
 وبتكون الـ Vgs - Vth > 0  
 فتكون الـ PMOS في الـ on (linear mode)

$$-0.3 - -0.3 < 0$$

$$0 < 0$$

الـ PMOS في الـ on

$$0.299 - 0.3 < 0$$

$$0.00001 < 0$$


عشان الـ PMOS في الـ on  
 الـ Vgs = 0.2 وبتكون الـ Vth = -0.3  
 فتكون الـ Vgs - Vth = 0.5

الـ PMOS في الـ on (weak)

نقص الارتفاع في مستوى 'ا' transistor weak Inverter load NMOS  
 زيها بالذبح

# Inverters with MOSFET Load

- Enhancement-Load Inverter



(b)

Load NMOS operates in \_\_\_\_\_

$V_{OH} =$  \_\_\_\_\_

Power

$V_{ac} = 0.29$

# Operation

driver and load


\* ال Vin متبوع على ال  
سنة وتفرع

- $V_{GS,n}$   $V_{in}$
- $V_{GS,p}$   $V_{in} - V_{DD}$
- $V_{DS,n}$   $V_{out}$
- $V_{DS,p}$   $V_{out} - V_{DD}$

•  $V_{th}$  for NMOS  $V_{GS,n}$  (\*)

$V_{th}$  for PMOS

ممكن يكوننا متلفين على ال



(a)


# Operation

- $V_{GS,n} < V_{th,n}$
- NMOS is OFF
- PMOS operates in SAT

$$-1.2 - 0.3 > -1.2$$


$$V_{th,n} \rightarrow 0.3$$

$$V_{th,p} \rightarrow -0.3$$



# Operation

- $V_{in} = V_{IH}$
- NMOS is in SAT
- PMOS is in linear




$V_{OH}$  &  $V_{OL}$  of CMOS


•  $V_{OH} = \underline{V_{DD}}$

•  $V_{OL} = \underline{Zero}$

# CMOS



$V_{out} = V_{ds,n}$   
 $V_{th,n} = 0.3$   
 $V_{th,p} = -0.3$   
 $V_{dd} = 1.2$



$V_{in} = 1.2$

PMOS :-

$V_{gs} < V_{th}$   
 $0 < -0.3$  Cutoff

NMOS

$V_{gs} > V_{th}$   
 $1.2 > 0.3$  on

كمان ليشب لود ما ليرحل ل zero ولطف  
 Strong '0'

لو حطنا جهد ال G ال 0.98 في يكون ال NMOS on ويبقى ال PMOS ليعر on بالشي الي لفرقه NMOS بجهد PMOS سته (4)

لو حطنا ال  $G = 0.31$  ال Two Tran is on

بالشي مع نيقص ال كوي من خود

كل من نيزيد او نبقل حصة ال  $V_{GS}$  في تغيير على حالة ال Transistor mode ونبغرفهم على حساب القوانين

الحالات :-

$V_{gs} > V_{th}$   
 $0 > 0.3$  (off) NMOS  
 1.  $V_{in} = 0$

- PMOS :-

$V_{gs} < V_{th}$   
 $-1.2 < -0.3$  ON


$V_{dsat} > V_{ds}$

$-1.2 > -0.3$

$-0.9 > -1.2$  SAT

$V_{IL}$

- $V_{in} = V_{IL} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in SAT
- PMOS is in linear



عند رفع السعة  
 when  $B_n > \beta_p \Rightarrow \frac{B_n}{\beta_p} > 1 \rightarrow$  here discharging  $\rightarrow$  الكيف ينزل السعة

عند خفض السعة  
 when  $B_n < \beta_p \Rightarrow \frac{B_n}{\beta_p} < 1$  الكيف يطول لانه ينزل  
 مع رفع السعة

$V_{IL}$

- $V_{in} = V_{IL} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in \_\_\_\_\_
- PMOS is in \_\_\_\_\_

حتى تتولد تياراتهم نفس ال (w)


$$\underbrace{B_n/2(V_{GS,n} - V_{th,n})^2}_{NMOS} = \underbrace{B_p/2(2 \cdot (V_{GS,p} - V_{th,p}) \cdot V_{DS,p} - V_{DS,p}^2)}_{PMOS}$$

$$V_{IL} = \frac{2V_{out} + V_{T0,p} - V_{DD} + k_R V_{T0,n}}{1 + k_R}$$

صوة ال nmos بالسعة  
 لعتوة ال pmos  
 •  $K_R = K_n/K_p$

$V_{IH}$ 

- $V_{in} = V_{IH} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in SAT
- PMOS is in linear


 $V_{IH}$ 

- $V_{in} = V_{IH} \rightarrow dV_{out}/dV_{in} = -1$
- NMOS is in \_\_\_\_\_
- PMOS is in \_\_\_\_\_

$$\underbrace{B_p/2(V_{GS,p} - V_{th,p})^2}_{\text{PMOS}} = \underbrace{B_n/2(2 \cdot (V_{GS,n} - V_{th,n}) \cdot V_{DS,n} - V_{DS,n}^2)}_{\text{NMOS}}$$

$$V_{IH} = \frac{V_{DD} + V_{T0,p} + k_R \cdot (2V_{out} + V_{T0,n})}{1 + k_R}$$


$$k_R = K_n/K_p$$

# Design of CMOS Inverter



$$- k_R = \frac{\beta_n}{\beta_p}$$

$V_{IH}$  و  $V_{IL}$        $\beta$        $\beta_n$  و  $\beta_p$       -  
 يقبل      يقبل



# Inverter Transient Characteristics

Dr.Mohammad Abdel-Majeed

Assistant Professor

University of Jordan

\* لا بد من انشاء ال circuit للزمن حسب ال delay الى نتائج و ركني للزمن نقل  
 ضمن ال range الى انا حاسب على المدخل الاولي من تصميم ال circuit ما يصير تلوين الحزم  
 الكسب تبعي



# Timing Analysis

• Delay models are required for \_\_\_\_\_ and the \_\_\_\_\_

Delay Time Definition :- ① Propagation Delays:- Distance (Time delay difference)  
 $t_{rand}$  is where  $t_{1}$ : half the time between  $V_{ol}$  and  $V_{oh}$  at the output  
 Half the time between  $V_{ol}$  and  $V_{oh}$  at the input.


stages / module worst case ال delay لانه بناء على ال  
 . clock cycle وبناء على ال



# Example



على ال wire لازم يكون على capacitor كمان تاخيرات  
جواب ال gate السابقه ونه فخلص مع ال gate  
القادمه .

[ جهد لازم يكون هنا  
voltage source ]







- نفون عنا Input انا يستعمل pmos ولتبعين ال Output  
 او يستعمل ال nmos ولفنغ ال Output




- يكون هنا كثير Capacitor's ال wire ال Transistor

1. gate capacitor :- هي (C) معصوم بين ال gate ال body  
 ولان استعمال
2. diffusion capacitor :- هي (C) معصوم بين ال S ال D ال body  
 تعرفنا بعين الامتار لسماوي اصبال  
 . delay




• Load = \_\_\_\_\_




\* وظيفة ال Gate سون ال Capacitor ال wire عتاد  
 اقدر ابدال delay

ال سبوعه ال delay (بنو قديم من الاعين)

• Load =  $C_{load} = C_{gd,n} + C_{gd,p} + C_{db,n} + C_{db,p} + C_{int} + C_g$



\* ال current الى بجهته هو الى ماسه تاكامل ال (C) و بعضه على  
 لانه الموترى ال delay  
 \* ما بجهته current Nmos/Pmos  
 لانه ممكن يكون منه عناصر



نفسن ال CMOS  
 الى بجهته والى بجهته نفسن ال بجهته وهكذا  
 ينطبق كثرين السنتان في Capacitor

\* امد طريقه لقياس ال delay -3  
 بوقف ال input signal ونسوي عنى 2 نسوي Transition عنى 0 ← 1  
 او 1 ← 0


## Delay-Time Definitions: Propagation Delays

\* هو الوقت الى يتماجه من اول 50% عنى ال Range  
 بوقف ال input signal ونسوي عنى 2 نسوي Transition عنى 0 ← 1  
 او 1 ← 0

Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or distribution.  

$$V_{50\%} = V_{OL} + \frac{1}{2}(V_{OH} - V_{OL})$$

نستبين لحتى اهل نفس ال  
 بين ال  $V_{IH}$  و  $V_{IL}$  وفضل  
 ال Timer وبيان ال



input ال نصف الما فيه ال Input  
 نصف الما فيه ال Output

الوقت بينهم هو ال Propagation delay


\* تاي طريقة لقياس ال delay :-

بنفسه من بداية التغير لبسغل ال Timer ولغاية عند الوصول الي سناية التغير .

# Delay-Time Definitions: Rise & Fall Times

1. Rise Time :- قديس الوقت للتغير من '0' logic الي '1' logic

2. Fall time :- قديس الوقت للتغير من '1' logic الي '0' logic



\* أثناء عملية ال Transition ال Current ما يكون ثابتة صيغاته بالبرايه التغير يكون سريع

ويعبرين بباش بصير لطبيعي حتى يعزل الي سناية التغير والسبب هو انه التيار يعتمد مع قيمة Vds وهو بالاول الما اسوي ويصغر يقل تدريجي بالقياس بالتيار مع يقل ورجع تنقل من ال linear الي SAT

الكل عيون انه ماضي واهي دائمي يكون القياس من اليعبر بالزبط وينتهي عند آخر نقطة و مجرد ما لبس التغير ووصلت اول نقطة مع تعطيني ال طول ال زمن ال range (خله انا حله اخذت الي لبي ال PL ويصير عند 1.1 x 0.99 x 10%)


## Calculation of Propagation Delay (AVG current method)

• Simplest method : estimating the average capacitance current

50% Timer ولوقت ما يصير 50% \* اول ما يبدأ بالتغير لبسغل ال

delay  $\propto C$  (rtp)

delay  $\propto \frac{1}{I}$  (تكمي)



عند هاي النقطة يكون  
 $V_{in} = V_{oh}$   
 $V_{out} = V_{oh}$

هون  
 $V_{in} = V_{oh}$   
 $V_{out} = V_{50\%}$

مع نفس تيار وهو الما تيار مع الصوره معناه


# Calculation of Propagation Delay (AVG current method)

- Simplest method : estimating the average capacitance current

$$\tau_{PHL} = \frac{C_{load} \cdot \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} \cdot (V_{OH} - V_{50\%})}{I_{avg,HL}}$$

$$\tau_{PLH} = \frac{C_{load} \cdot \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} \cdot (V_{50\%} - V_{OL})}{I_{avg,LH}}$$

- كل ما زدن ال ل و ل NMOS بزيادة التيار بالتالي نفتح السمع



مع اوفظ input بداية المعنى  
مع لفتي تيا -

$$V_{in} = V_{OH}$$

$$V_{out} = V_{50\%}$$

\* هو نفس المبدأ

حارة نوظظها ما نغير من 0 إلى 1

# Calculation of Propagation Delay (AVG current method)

- Simplest method : estimating the average capacitance current

$$\tau_{PHL} = \frac{C_{load} \cdot \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} \cdot (V_{OH} - V_{50\%})}{I_{avg,HL}}$$

$$\tau_{PLH} = \frac{C_{load} \cdot \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} \cdot (V_{50\%} - V_{OL})}{I_{avg,LH}}$$

- The average current

$$I_{avg,HL} = \frac{1}{2} [i_c (V_m = V_{OH}, V_{out} = V_{OH}) + i_c (V_m = V_{OH}, V_{out} = V_{50\%})]$$

$$I_{avg,LH} = \frac{1}{2} [i_c (V_m = V_{OL}, V_{out} = V_{50\%}) + i_c (V_m = V_{OL}, V_{out} = V_{OL})]$$

السبب انه اظننا ال Vin = Vol  
لأنه سطحاً هو نفس لفتي تيا - (بداية المعنى)  
لما اظنناها Vol مع لكون التيار همز لا نغير ما نغير

# Calculation of Rise and fall time (AVG current method)

$\Delta V = (V_{90} - V_{10})$   
 هذا الجهد الذي يبدى اعطيه مع ال (C)

•  $T_{rise} = t_D - t_C = \frac{C_{load}(V_{90\%} - V_{10\%})}{I_{avg, rise}}$


$I_{avg} = \frac{I_{10\%} + I_{90\%}}{2}$

نقسمون التيار كنه الفترتين ✓

•  $I_{avg, rise} = \frac{I_C + I_D}{2}$

•  $I_{avg, rise} = \frac{I_{sdp}(V_{in}=VOL, V_{out}=V_{10\%}) + I_{sdp}(V_{in}=VOL, V_{out}=V_{90\%})}{2}$

Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or display



كيف احب ال  $I_{10\%}$  !?  
 1. اول اشئ نفرض ال  $0 = V_{OL} = V_{in}$   
 2. نفرض ال  $0.11 = V_{10\%} = V_{out}$   
 3. ال NMOS طائفي، ال PMOS نشغال ميث  $V_{gs} < V_{th}$   
 4.  $V_{gs} - V_{th} > V_{ds}$  SAT  
 - 0.8 > - 0.99

هذه صيغ ال  $I_{10\%}$  →

انا ما نفرض ال NMOS / PMOS current فنسوي  $k_n C_L$   
 عتاً: اوقات تقيس ال  $C$  و  $V_{th}$  ال  $V_{th}$  ال  $V_{th}$   
 NMOS current = 0  
 PMOS current = Capacitor current  
 المعادله ال PMOS

7.  $0 = V_{OL} = V_{in}$

$0.99 = V_{90\%} = V_{out}$

NMOS طائفي - PMOS نشغال linear  
 ال C-current هو PMOS-current = من المعادله

صيا  $I_{90\%}$



## Example

- CMOS inverter with NMOS  $\mu C_{ox} = 20 \mu A/V^2$ ,  $(W/L)_n = 10$ ,  $V_{t,n} = 1V$ ,  $C_{load} = 1 pF$  and  $V_{DD} = 5V$

- Calculate output fall time

$V_{OH}$  و  $V_{IH}$   
 $V_{in}$  و  $V_{out}$


\* لميدي احب ال Fall نفس الطريقة بس افرض

ونقسم  $I_{90\%}/I_{10\%}$  و نابعدهم ونقسمهم ل 2

# Example 6.4 (2)




• The falling-output propagation delay Fall time




\* هذه كلما زدنا ال W تقل ال delay  
 بس بالتالي مع تزداد ال area بس  
 هنا ما يصير لأردنا ما كعد بالخاصه لا  
 . chip

# Example 6.4 (3)



• The (Area x Delay) product



\* هذه اللي تقبل الخاصه  
 ما بتأثر كثير

التأثير قليل  
 5 ps

\* هذه الخاصه تنزله أكثر  
 واللي ما تأثر بالتالي ما استغفرك

# Ring oscillator using for generation a clock signal

- عدد ال inverter في ال circuit لازم يكون فردي
- زياده ال delay بسا عصف ال وصل ال '1' logic (Vdd) ام '0' logic  
ويكون ال طريق زياده عدد ال inverter

# MOSFET Capacitor

تسبب الأخطاء التي يتبادر إلى ذهنك delay  
 وكيف استغفرتها في الوصول إلى نتائج مرضية  
 وبديهي أياها لـ inverter

- The on-chip capacitance found in MOS circuit are in general complicated functions of the layout geometries and the manufacturing processes.
- We will develop simple approximations for the on-chip MOSFET capacitances.


\* في حالة عملية الـ fabrication مثالية ideal  
 وامتدت الـ gate واقتت شوي من الـ source والـ drain في هاتين الحالتين  
 لازم نضيف capacitance over lab لـ  $C_g$

- over lab capacitance =  $\frac{\epsilon_{ox} w L_D}{t_{ox}}$

## MOSFET Capacitor (2)

-  $L_D$  هو (overlab length)

- نفس الـ  $w$   
 - إذا هي  $L$  (overlab)  
 - إذا ما هي  $L$  (overlab)



The channel length is given by  
 $L = L_M - 2L_D$  (3.117)


The  $p^+$  regions around the source and drain, namely the channel-stop implants, are used to prevent the formation of any unwanted channels between two neighboring  $n^+$  diffusion regions

# MOSFET Capacitor (3)

gate capacitor  
 $C_g$   
 (gate)

$$C_g = C_{gb} + C_{gd} + C_{gs}$$

- MOSFET parasitic capacitances are observed between terminals.
- Most of the capacitances are distributed and the complex.
- Capacitances can be modeled as
  - ✓ • Lumped
  - ✓ • distributed
- Parasitic device capacitances can be classified into two major groups
  - Oxide-related capacitance *gate capacitor*
  - Junction capacitance *Pn-junction (diffusion)*



Parallel plate capacitance  $\Rightarrow$  dimensions of transistor

$$\frac{\epsilon_{ox} A}{d} \Rightarrow \frac{\epsilon_{ox} wL}{t_{ox}} = C_g \text{ (for gate)}$$




# Oxide-related Capacitances (2)


• Capacitances which result from the interaction between the gate voltage and the channel charge.

- $C_{gs}, C_{gd}, C_{gb}$  قدیم سے نئے کے ال  
mode of operations


Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or display.



(Cut off)  
 ال C بین ال gate وال body



(linear)  
 ال C ال تکونہ بین ال gate وال Source وال gate وال drain



(Saturation)  
 ال تکونہ فقط بین ال gate وال Source

mode of operation  $C_g$   $\rightarrow$   $C_{gs} + C_{gd} + C_{gb}$

$$C_g = C_{gs} + C_{gd} + C_{gb}$$

## Oxide-related Capacitances (2)


### ✓ Cut-off mode

- The surface is not inverted.
- No conducting channel between source and drain
  - $C_{gs} = C_{gd} = 0$
- The gate-to-substrate capacitance can be approximated by

$$C_{gb} = C_{ox} \cdot W \cdot L = \frac{\epsilon_{ox} \cdot w \cdot l}{t_{ox}} \quad (3.120)$$

ما في channel  
 $C_{gs}/C_{gd}$  بالذات من

Copyright © The McGraw-Hill Companies, Inc. Permission required for reproduction or display.




## Oxide-related Capacitances (2)

ما في بين ال gate/body

### • Linear mode

- The inverted channel extends across the MOSFET.
- Conducting inversion layer shields the substrate from the gate electric field:
- $C_{gb} = 0$
- The distributed gate-to-channel capacitance (equal S,D)

$$C_{gs} \approx C_{gd} \approx \frac{1}{2} \cdot C_{ox} \cdot W \cdot L$$




# Oxide-related Capacitances (3)

- Saturation mode
- The inversion region is pinched off.
- The gate-to-drain capacitance component is equal to zero
  - ✓  $C_{gd} = 0$
- Source still linked to the conducting channel.
  - Shielding effect still remain ✓  $C_{gb} = 0$
- The distributed gate-to-channel capacitance as seen between the gate and the source can be approximated by

ما هي مقدار للمخازن من طرف ال drain

$$C_{gs} \approx \frac{2}{3} \cdot C_{ox} \cdot W \cdot L$$



cut-off :-  $C_{gs} = C_{gb} + C_{gso} + C_{gdo}$   
 (if overlap)

# Oxide-related Capacitances (4)

Capacitance	Cut-off	Linear	Saturation
$C_{gb}$ (total)	$C_{ox}WL$	0	0
$C_{gd}$ (total)	$C_{ox}WL_D$	$1/2 C_{ox}WL + C_{ox}WL_D$	$C_{ox}WL_D$
$C_{gs}$ (total)	$C_{ox}WL_D$	$1/2 C_{ox}WL + C_{ox}WL_D$	$2/3 C_{ox}WL + C_{ox}WL_D$


في الحالة عجز (if overlap)

- We have to combine the distributed  $C_{gs}$  and  $C_{gd}$  values found here with the relevant overlap capacitance values, in order to calculate the total capacitance between the external device terminals.

# Junction Capacitances (1)

- Consider the voltage-dependent source-substrate and drain-substrate junction capacitances :  $C_{sb}$  ,  $C_{db}$

Capacitor's  $C_{sb}$   
 لعتبارها  $C_{sb}$   
 doping level  
 PN-J  $\mu$




Junction	Area	Type
1	$W \cdot x_j$	n+/p
2	$Y \cdot x_j$	n+/p+
3	$W \cdot x_j$	n+/p+
4	$Y \cdot x_j$	n+/p+
5	$W \cdot Y$	n+/p

الم PN-J ويكونا  
 Capacitance  $C_{sb}$   $C_{db}$  reverse biased

Scalling for technology (النسوية للتكنولوجيا)

1. Transistor (تصغير الترانزستور)  
 2. wire (تصغير الأسلاك)  
 3. (تصغير)

Scalling delay و قبل ال area بالتالي تزداد ال R  
 $R = \frac{PL}{A}$  (Area)  
 Interconnect Delay



cross section ال كبيره لزيادة  
 نقلوا مسافات طويله  
 scaling سوية ال Trans مع ال

Scalling ياد ال delay ال  
 زيادة و نقصان (صحيح)

- Dealing with the implications and optimizing a system for speed
  - Estimating the interconnect parasitics in a large chip
  - Simulating the transient effects.

repeaters ال (inverter) تصير على المسافات على فرع ال input و تصير لوضعه الطبيعي في حال تاثير خلال الطريق في الوصول ال output و تصير من طبيعة (تتبعني Fresh signal)


local wire ال - بتشكروا بين ال gate في ال module اذا صغرنا ال cross section تزداد ال R و تزداد ال delay بي اذا قصرنا الطول مع ثقل ال R و ثقل ال delay

global wire ال - بتشكروا بين ال main blocks و في عملية ال Scalling تزداد ال block في ال chip بس طول ال wire يقل تاني بس تصير ال cross section بزيادة ال R بالتالي ال delay تزداد

### Statistical distribution

كيفية ال wire في ال chip

- Statistical distribution of interconnection length on a typical chip




معظم ال wire طولها اقل من 0.2

التأخير الناتج عن التداخل بين الطبقات  
delay

# Interconnect Capacitance Estimation (1)

A simplified view of six interconnections on three different levels



هذا التداخل يمنع التيارات بين الـ signals


# Thickness value of different layers

Field oxide thickness	3 $\mu\text{m}$
Gate oxide thickness	2.6nm
Polysilicon thickness	1 $\mu\text{m}$ (minimum width 0.06 $\mu\text{m}$ )
Poly-metal oxide thickness	1.1 $\mu\text{m}$
Metal 1 thickness	1.8 $\mu\text{m}$ (minimum width 0.09 $\mu\text{m}$ )
Metal 2~7 thickness	2.2 $\mu\text{m}$ (minimum width 0.1 $\mu\text{m}$ )
Metal 8~9 thickness	9 $\mu\text{m}$ (minimum width 0.4 $\mu\text{m}$ )
Via oxide thickness (PO-M1)	1.75 $\mu\text{m}$
Via oxide thickness (M1-M6)	2.2 $\mu\text{m}$
Via oxide thickness (M6-M9)	9 $\mu\text{m}$
n <sup>+</sup> junction depth	23nm
p <sup>+</sup> junction depth	28nm
n-well junction depth	3 $\mu\text{m}$

عشان نقل R نبيد  
المقطع العرضي للسلك (A)  
بالتالي بتقل delay

# RC Delay Models

## ✓ Simple lumped RC model & T-model




*(\*) N و R تاملان*

$$V_{out}(t) = V_{DD} \left( 1 - \exp\left(-\frac{t}{RC}\right) \right)$$

$$V_{50\%} = V_{DD} \left( 1 - \exp\left(-\frac{\tau_{PLH}}{RC}\right) \right)$$


$$\tau_{PLH} \approx 0.69RC$$



*او delay الم تبخلف من لو فرضا C و R*


## ✓ Distributed RC ladder network model

*(\*) فرض الازمني بين صغفنا N و R م*




*(\*) او delay الم اقل  
تبضع الظن و تقبل وتنزل  
اسرع*


# Various RC Models




(a) lumped RC model




(b) T-model




(c) T2-model



(d) pi-model



(e) pi2-model



(f) pi3-model

المقاومة 1 تتباين C1 و C2  
بس المقاومة 2 تتباين C2 فقط  
بالتالي يجب ان يكون C

Elmore delay from  $V_{in}$  to  $C_5$  :-  


$$= R_1 (\sum C_1 \rightarrow C_8) + R_2 * (\sum C_2 \rightarrow C_5) + R_4 (C_4 + C_5) + R_5 C_5$$

(\*) يتناسب delay ل R و لا ل C الى تتباينهم

## The Elmore Delay (1)

لردي اصبدال lumped model :-

delay =  $\sum (R_{i \rightarrow R_5}) * \sum (C_{i \rightarrow C_8})$




$$\tau_{Di} = \sum_{j=1}^N C_j \sum_{\substack{\text{for all} \\ k \in P_{ij}}} R_k$$

• The general topology of the RC tree network

- Let  $P_i$  denote the unique path from the input node to node  $i$ ,  $i = 1, 2, 3, \dots, N$ .
- Let  $P_{ij} = P_i \llcorner P_j$  denote the portion of the path between the input and the node  $i$ , which is common to the path between the input and the node  $j$ .

# Example 6.5 (2)

- The simulated output voltage waveforms



# Combinational Logic

Dr.Mohammad Abdel-Majeed


Assistant Professor

University of Jordan

بناءً على Combinational logic من CMOS transistor

1. PMOS ← load

2. NMOS ← driver




3. mode of operation من قبل المصمم هو الـ




# Transistors as Switches

- We can view MOS transistors as electrically controlled switches
- Voltage at gate controls path from source to drain



# CMOS Circuits

- For the gate to output a '1'
  - Some path of PMOS transistors from VDD to output on
  - We call the PMOS transistors the Pull-Up Network
- For the gate to output a '0'
  - Some path of NMOS transistors from GND to output on
  - We call the NMOS transistors the Pull-Down Net



تسبب ال output اى (Zero).



(\* اى combination input لى 3 و اى من ال Transistor يستعمل

و اى يظفر

\* التين يستعملوا لا  
\* التين يظفرا


# CMOS Inverter

A	Y-way	Y
0	Pull up	1
1	Pull down	0




# CMOS Inverter

A	Y
0	1
1	0



$$\mu_n = 2 \mu_p$$

$$\frac{\mu_n \times R_n}{\mu_p} = \frac{\mu_p \times R_p}{\mu_p} \Rightarrow R_p = 2 R_n$$



عسانه اظلم  
زي بعض :-

1. ما تقدر اعتم الـ  $\frac{C}{2}$   
لأسنا مشتركه الهم  
التي.

2. الكل اهذب  $\frac{W}{L} * 2$  ← مع زياد البتار

بالتالي مع نقل الـ R للتيق وصله بتدوع الـ  $\frac{W}{L}$  ولصيروا عند بعض



# CMOS NAND Gate

$$Y = \overline{A \cdot B}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Path الهم من لول ال  
Path تبوصل  
Ground ال

up  
up  
up  
down



في تصميم ال NAND ننسى ال (Par) ال  
النها فيه ونركز على المصنوع الداخلي

في ال Pull down :-



اول اشي نبدا  
ولازم يكونوا اثنين  
(ON) عتمة ليكف  
الشرط

\* اذا تانية العلاقة بين ال 2-input هي (and) فها  
ال Transistor مع يكونوا موصلين التوالي (Series)  
\* اذا تانية العلاقة بين ال 2-input هي (or) فها  
ال Transistor مع يكونوا موصلين توازي (Parallel)

\* في Pull up :-  
ال Pmos تبوظه نفس العلية في ال mos وتباجولها، يعني  
ال (and) تبصير (or) بالتالي تعاندا  
ال (or) تبصير (and) بالتالي تعاندا


# CMOS NAND Gate

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0




:- delay هو الزمن الذي

- 1. ال driver يكون off
- 2. ال load يكون on



2-resistance





$$\text{delay} = R_{eq} * C_{eq}$$

# CMOS NAND Gate

A	B	Y
0	0	$\frac{R_p}{2} * C_L$
0	1	$R_p * C_L$
1	0	$R_p * C_L$
1	1	$2R_n * C_L$

worst case rise Time

worst case Fall time



$$\frac{R_p}{R_n} = \frac{\mu_n}{\mu_p} \text{ و } \mu_n = 2\mu_p \Rightarrow \frac{R_p}{R_n} = 2 \Rightarrow R_p = 2R_n$$

التي ال worst case rise time نسبة مع الكالسي

و ال worst case fall time



$$2R_n C_L$$

على حاليك ندمتني ال input :- 11 وارجي اعينها ل 10/01 ال delay  
 تكونه اكبر من لما اعينها ل 00

## CMOS NAND Gate

ها ي اسرع من الي نأخذها  
 لانهم الشين سفا العين ولصبوا  
 في ال Capacitor

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0



11

\* في حالة كانت المعادله معقدة بطوليه نستعمل طريقة ال 'dual' :-

let  $F = A + B$  صيت

$dual(F) = A \cdot B$  قول العله بينهم

$Y = \overline{A + B}$

## CMOS NOR Gate



$\frac{R_p}{4} \leftarrow R_p$  تعدل

$\mu_n = 2\mu_p$   
 $R_p = 2R_n$

PMOS :- Pull up  
 worst case  $\leftarrow$  delay =  $2R_p C_L$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

up  
 down  
 down  
 down  
 Zero Path (Path) {



الدم تقريبا زي الي نأخذ  
 نغير ال W ب L  
 ال PMOS  
 $R_n C_L =$   
 PMOS :- Pull down -  
 worst case الهم لما يكونه  
 واهم شغال وانا في الحاضري  
 فتكونه ال delay  $R_n C_L =$

\* هلا صفة مهمه :- لا يجي تصميم Nor / Nand ال Par الحاصبه تكونه موجوده اوتوماتيكيا  
 فاجا نبيكر في العله الابطول (and/or) بعيننا معنا ما بقدر الهم or / and هلا  
 ببسلكه ال لوري ايها بصيم Nor/Nor وبتدل ال Output الهم ال (inv) وهلا يكونه او بصيم

# 3-input NAND Gate


- Y pulls low if ALL inputs are 1
- Y pulls high if ANY input is 0

$$F = \overline{A \cdot B + c}$$

$$\text{Dual}(F) = (A + B) \cdot c$$

لقد طلبناها  
 في تغيير الاجابة والسلسل في البناء  
 \* شرط ال dual انه تسلسل العطلان يدخل زي ما هم

او Par التي هي موجودة عند التسليم




$$F = \overline{A \cdot B \cdot c} \rightarrow \text{Nmos (Pull down)}$$

$$\text{dual}(F) = \overline{A + B + c} \rightarrow \text{Pmos (Pull up)}$$

# 3-input NAND Gate

- Y pulls low if ALL inputs are 1
- Y pulls high if ANY input is 0



- نبوظه ال Function ال لاطني  
 وينبوظه وال Par  
 التي هي موجودة او تو مانكي



# NAND capacitance




من حال انابيب ازيد على ال output  
CMOS inverter

عتبات تلاماً او هل ل (and)  
او (or) ..

لذم يكونه ال delay مستقل  
من ال NAND او ال NOR  
من ضروري يكونه نفس ال



المهم يكونه ال delay لل rise وال fall  
متاديه



# Complex Gates

$$A = \overline{D + A \cdot (B + C)}$$

$$\text{Dual}(A) = D \cdot (A + (B \cdot C))$$



# Layout, Fabrication, and Elementary Logic Design


Dr. Mohammad Abdel-Majeed

Assistant Professor

University of Jordan

# Inverter Cross-section


- Typically use p-type substrate for nMOS transistor
  - Requires n-well for body of pMOS transistors
  - Several alternatives: SOI, twin-tub, etc.



p-substrate nMOS, n-well pMOS substrate, n-well  
 p-well " " nMOS " " "

# Inverter Mask Set


- Transistors and wires are defined by *masks*
- Cross-section taken along dashed line



# Detailed Mask Views

- Six masks
  - n-well
  - Polysilicon
  - n+ diffusion
  - p+ diffusion
  - Contact
  - Metal

تحتاج اجهزة ال drain nmos/pmos كمان اقدر  
 اصنع ال transistors الموجوده فيه



Slide 11

ال water راتوي على طينة chip's

ال water مع ال fabrication تبين لكل ال PMOS / NMOS

## Fabrication Steps


- Start with blank wafer
- Build inverter from the bottom up
- First step will be to form the n-well
  - Cover wafer with protective layer of  $\text{SiO}_2$  (oxide)
  - Remove layer where n-well should be built
  - Implant or diffuse n dopants into exposed wafer
  - Strip off  $\text{SiO}_2$



# Photoresist

هي مادة تتأثر بالضوء حيث لو بدت  
اعمال جزء معين منها مع اسط الضوء على هذا الجزء وتبتال


- Spin on photoresist
  - Photoresist is a light-sensitive organic polymer
  - Softens where exposed to light



# Etch

- Etch oxide with hydrofluoric acid (HF)
  - Seeps through skin and eats bone; nasty stuff!!!
- Only attacks oxide where resist has been exposed

ال Substrate كسوف بس بالامكان الي بيبي اعمل فيه n-well



# Strip Oxide

هناك العملية تسمى فيها المواد التي  
ما تبقى لها

- Strip off the remaining oxide using HF
- Back to bare wafer with n-well
- Subsequent steps involve similar series of steps



Slide 23

عملية ازالة ال gate :-


1. Strip oxide

2. Strip Polysilicon

3. Strip photoresist / وبعدها افرغ الحامات التي بقيت ليها م وبقول

# Polysilicon

- Deposit very thin layer of gate oxide
  - $< 20 \text{ \AA}$  (6-7 atomic layers)
- Chemical Vapor Deposition (CVD) of silicon layer
  - Place wafer in furnace with Silane gas ( $\text{SiH}_4$ )
  - Forms many small crystals called polysilicon
  - Heavily doped to be good conductor




Polysilicon  
Thin gate oxide



# Polysilicon Patterning


نسیو Fabrication لا gate قبل ال  
overlap source/drain نسیو ال

- Use same lithography process to pattern polysilicon




ببعض الخطوات التي قبل

# Self-Aligned Process



- Use oxide and masking to expose where n+ dopants should be diffused or implanted
- N-diffusion forms nMOS source, drain, and n-well contact

~~الخطوة~~



Layout if 32-nano :  $L = 2\lambda = 16 \text{ nano}$

- Chips are specified with set of masks
- Minimum dimensions of masks determine transistor size (and hence speed, cost, and power)
- Feature size  $f$  = distance between source and drain
  - Set by minimum width of polysilicon
- Feature size improves 30% every 3 years or so
- Normalize for feature size when describing design rules
- Express rules in terms of  $\lambda = f/2$ 
  - E.g.  $\lambda = 0.3 \mu\text{m}$  in  $0.6 \mu\text{m}$  process

# Inverter Layout

- Transistor dimensions specified as Width / Length
  - Minimum size is  $4\lambda / 2\lambda$ , sometimes called 1 unit
  - For  $0.6 \mu\text{m}$   $V_{DD}$  ;  $W=1.2 \mu\text{m}$ ,  $L=0.6 \mu\text{m}$



Polysilicon -  
 Channel length zero



Polysilicon -  
 Channel length L

←  $V_{DD}$  ←

←  $GND$  ←



PMOS و NMOS لایه ها  
 و سیگنال



تفصيل تنفيذ layout


# Stick Diagrams

Transistor ترتيب ال layout قبل عملية ال  
 في حالاتنا هنا الكودن و ا م .

- Does show all components/vias.
- It shows relative placement of components.
- Goes one step closer to the layout
- Helps plan the layout and routing


Trans/wire ...  
 تبصر كل المكونات بين  
 بين التوصيل حاتبعهم  
 تبصر ترتيب ال Transistor  
 بين يمين و بين شمال وهكذا .

# Stick Diagram





- ∴ *guide* component 2: h/w layout sawl: line  
Vdd / ground / output ---

For transistor




# Example

•  $F = \overline{A \cdot B}$




الموس/الموس PMOS/PMOS في (2,3) في  
 d ← S في channel في إذا في

- في ال (Pull up) مكن العن المنطقه (2,5) و اشبكهم مع بعض اربع  
 منطه و ص (لوحه المنطقه) يدونه اساله او خطه (بعض انهم  
 هدمين مع بعض .




### Example

•  $F = \overline{A+B}$



حسب ال input يتقلوا



A	B
0	0
0	1
1	0
1	1



لو بدوينا كادي مع الكل، ننبهه 2,3  
 ونوطينهم ملك واحد



### Example

•  $F = \overline{A + BC}$




# Example



$$F = \overline{A(D + E) + BC}$$



Stick diagram for inverter:-





Scematic -> Layout -> LVS -> Comparison of layout and schematic  
 وبتوضیح کامل ال layout تبیین ال  
 Scematic هو بالی و لا یس! -  
 لایه یلویفا زی لایه



حل المسألة



Slide 33 حل آخر للسؤال



لو بدنا ارفع فيها رصيح واريسم  
 ال Transistors :-  
 - نبيلين من الموصل مع ال  
 ground وينتبع ال الخطوط

وهو Pull down :-

هو ال Path الي بسلكه وينتجس امر مع كل ال Transistors  
 من دون اعادة المرور لشيء امر عليهم كلهم (ال واحد واحد)




## Euler Path

- The number of diffusion breaks can be minimized by changing the ordering of the polysilicon columns
- A simple method for finding the optimum gate ordering is the **Euler-path** approach
- Find a common Euler path for both pull-down and pull-up graphs
- The polysilicon columns can be arranged according to the sequence ( in Euler-path)
- Diffusion will be unbroken if identically labeled Euler paths can be found for the p and n trees

- The advantages of this new layout are more compact layout area, simple routing of signals, and consequently, lower parasitic capacitance

- عمل کردن ال وایر  
- عمل کردن diffusion region  
- کسب ال Performance



\* إذا ما قمنا بعمل Euler Path  
نغير التصميم من جديد وندرج بدور جديد

### Euler Path

$$A = \overline{D + AB + CE}$$


\* حل ال Pull down  
لعمل ال PMOS (A)

آخري كادي لو كترنا وصلنا ال Transistor  
آخر نبيض الاسم

\* بال Stick diagram ما نفحص

\* لو كنت نغير ال تصميم ما انزل ال

Functionality كادي







- وظيفتها نقل الـ signals من مكان لآخر ولكن ما يتبدل عليه

# CMOS Transmission Gates (Pass Gates)

• Representations of the CMOS transmission gate (TG)

مبدأ عمل الـ Transmission gate



هو لـ دخلنا  $A$  على  $A$   
 الـ  $NMOS$  مع  $B$  نقل  $B$   
 الـ  $PMOS$  مع  $B$  نقل  $B$   
 الـ  $NMOS$  مع  $B$  نقل  $B$   
 الـ  $PMOS$  مع  $B$  نقل  $B$   
 الـ  $NMOS$  مع  $B$  نقل  $B$   
 الـ  $PMOS$  مع  $B$  نقل  $B$


- One nMOS + one pMOS
- Bidirectional switch
- If  $C = V_{DD}$ , TG is turned on (low-resistance path)
- If  $C = GND$ , TG is turned off (high-impedance state)

Control signals  
 clock signals  
 input  $A$   
 output  $B$   
 if  $C = 1$  |  $0$  |  $1$   
 out Put  $A$   
 hold

Transmission gate يمكن اتملك بطريقتين :-

Two-transistors

Two inverter back to back



input  $A$   
 output  $A$





## DC Analysis of Transmission Gate (1)

اول اشي رح نستعمله الـ  $V_{in} = V_{DD}$   
 ويكوننا بالـ saturation

الـ  $NMOS$  مع  $V_{in} = V_{DD}$   
 الوقت


الـ  $PMOS$  مع  $V_{in} = V_{DD}$   
 الـ  $PMOS$  مع  $V_{in} = V_{DD}$   
 الـ  $PMOS$  مع  $V_{in} = V_{DD}$



مع  $V_{in} = V_{DD}$  الـ  $PMOS$  مع  $V_{in} = V_{DD}$

# CMOS TG Implementations (1)

## • Two-input multiplexor



- NAND → 4-transistor
- NOR → " "
- Inverter → 2-trans

$F = \overline{A\bar{B} + AB}$  *لعملها*

في 14 ترانزستور، يمكن ان يكون

$\overline{XOR} = XNOR$



$\overline{A \oplus B} = A \odot B$

$\overline{A \odot B} = A \oplus B$


نفسه كالم  
XOR وتكون

دو ترانزستور فيverter

## • 8-TRs XOR function




## • 6-TRs XOR function



# CMOS TG Implementations (2)

- Boolean function realization

Complex function لکھنے کے لیے  
2-2 transistor




تین 2N2 transistor

# Moore's Law

حسب Moore's عدد ال Transistor تتضاعف كل سنتين  
 وهذا جيد  
 لكن الخلل يكونه اني ما تقدر ازيد ال freq بسبب زياده ال Power wall

- Recall that Moore's Law has been driving CMOS



Moore's Law today