

Ch 38

① Multiplication 8

من الجوانب التي يجب الانتباه اليها في overflow
 من الجوانب التي يجب الانتباه اليها في product
 اذا traditional يكون فيها كل اتي (n)
 اذا optimized 4- 1
 multiplier register من الجوانب التي يجب الانتباه اليها في least sig
 product من الجوانب التي يجب الانتباه اليها في shift
 64 bit من الجوانب التي يجب الانتباه اليها في 64

من الجوانب التي يجب الانتباه اليها في sign
 من الجوانب التي يجب الانتباه اليها في most sig
 من الجوانب التي يجب الانتباه اليها في product

من الجوانب التي يجب الانتباه اليها في 8 signed
 من الجوانب التي يجب الانتباه اليها في 1
 من الجوانب التي يجب الانتباه اليها في 2
 من الجوانب التي يجب الانتباه اليها في 3

- 1 sign - Extend the partial products
- 2 subtract the last partial if multiplier is -ve
- 3 ignore carry

* instructions 8 mul, mulh, mulhu, mulhsu

② Division 8

من الجوانب التي يجب الانتباه اليها في end
 من الجوانب التي يجب الانتباه اليها في divisor
 من الجوانب التي يجب الانتباه اليها في dividend
 من الجوانب التي يجب الانتباه اليها في remainder
 من الجوانب التي يجب الانتباه اليها في divisor
 من الجوانب التي يجب الانتباه اليها في rem
 من الجوانب التي يجب الانتباه اليها في 5
 من الجوانب التي يجب الانتباه اليها في 4

* instructions 8 div, rem, divu, remu

③ Floating points

single → float
 double → double
 From Binary to decimals
 $X = (-1)^s * (1 + \text{Fraction}) * 2^{\text{ex} - \text{bias}}$
 127 (single)
 1023 (double)
 From decimal to binary
 8 111 23 152
 s | ex + bias | Fraction

- * For Additions
- 1 Allign (بجانب الصغرى)
 - 2 Add
 - 3 Normalize + check for overflow
 - 4 round + renormalize

For multiplication 8
 1 norm + check
 2 round
 3 extend
 * instructions 8 Flw, Fld, Fsw, Fsd → base → x
 Fadd.s, Fsub.s, Fmul.s, Fdiv.s, Fsqrt.s / d
 Fexp.s, Flt.s, Fle.s / d → x, rd, F, Fse

Ch 48

ALU controls

input	output	Func
10	0000	AND
10	0001	OR
10	0010	add
10	0110	sub
01	0111	slt


ALUop add → 00

Control Unit 8


	R-F	ld	sd	lq	addi
ALU src	0	1	1	0	1
MemtoReg	0	1	X	X	0
Regwrite	1	1	0	0	1
MemRead	0	1	0	0	0
Memwrite	0	0	1	0	0
Branch	0	0	0	1	0
Op[2:0]	10	00	00	01	00

For multicycle 8

① FSM implementation 8




② ROM implementation 8



3] two ROMs ① NSL ROM ($2^{12} \times 4$) ② OFL ROM ($2^4 \times 13$)

4] Implement NSL \Rightarrow

State diagram 8




* For Pipelining 8

If all stages are balanced + without Hazards

$$\text{Time between inst (pipe)} = \frac{\text{Time between (not pipe)}}{\# \text{ of stages}}$$

Data Hazards

For Forwarding 8



Control Hazard (Branch) 8

- 1] Stall on Branch
- 2] Predict all branches (not taken)
- 3] Static prediction \rightarrow backward (taken)
- 4] dynamic " \rightarrow Forward (not taken)

* For Performance 8

CPI 8 For SC=1, For MC = $\frac{\text{CCT}}{\text{CPI}}$
 CCT 8 SC=1 inst كذا
 Memory + RF + ALU + Mem + RF 8 ld يا
 MC = $\frac{\text{CCT}}{\text{CPI}}$ (unit)

* For Forwarding conditions 8

EX Hazard \equiv EX / Mem
 Mem Hazard \equiv Mem / WB

Forward = 00 (R-type)
 = 10 (Mem)
 = 01 (WB)

يا
 بخار لا
 اي ص
 mem

* For load - Use Data Hazard

ex8
ld X2, r1, r2
and X4, X2, r1
or r1, X2, r1
add r1, X2, r1

* in c3 → stall = 1
* c4 → stall = 0
* c4 → bubble
* c5 → bubble

* There is forwarding in 7+5

C1 C2 C3 C4 C5 C6 C7 C8 C9
F D E M W
F D D E M W
F F D E M W
F D E M W


ex8 ld F D E M W
add F D E M W
sub F D E M W

in c9 ID/EX. ALUSrc = 0
EX | Mem. memtoReg = 1

* For ld, R-type → ID/EX. Regwrite = 1
* For sd, beq → = 0




* ex8 sdi (multi-cycle)
rs1, rs2, imm → sign-ext(imm) → mem[rs1+rs2]

① For the data paths
② For FSM imp8
(14) (14) (14) → data path →
جدول 2 في كتاب



- ③ single ROM ⇒ (32¹² * 18)
- ④ OFL (size = 24 * 14)
- ⑤ For state diagrams

⑥ ديس ROM، جدول 2




ch28
push → store, pop → load
C sign-ext

- * lbu → 1 mem, 2 digit
- * lhu → 2 mem, 4 "
- * lwu → 4 mem, 8 "

(right most)

* sb
* sh
* sw

store 8
0x 14 7B AE DB



Ch 8

$$\text{CPU time} = \text{CPU clock cycle} * \underset{\text{time}}{\text{clock cycle}}$$

$$\text{CPU time} = \frac{\text{CPU clock cycle}}{\text{clock rate}}$$

$$\text{CPU time} = \boxed{\text{IC} * \text{CPI}} * \text{CCTime}$$

↳ clock cycle

Avg

$$\text{Total clock cycle} = \sum_{i=1}^n (\text{CPI}_i * \text{IC}_i)$$

$$\text{CPI}_{\text{avg}} = \frac{\text{Total CC}}{\text{IC}_{\text{total}}} = \sum_{i=1}^n \left(\text{CPI}_i * \frac{\text{IC}_i}{\text{IC}_{\text{total}}} \right)$$

* Same ISA + compiler \Rightarrow same IC_i and IC_{total}

* Same Hardware (CPU) \Rightarrow same clock cycle time and clock rate and CPI_i