


Eight Great Ideas :

* number of transistors per chip




Classes of computers : (A) Supercomputer :

* Note : * top 500 org → Supercomputer **للإنتاج وبيع أجهزة**
 * T Flop / sec
 Tera ← Floating point operation

(B) Embedded computer :

Power / Performance / cost
 ↓ ↓ ↓
 die clock ↓


* Instruction set Architecture "ISA" (Hardware/software) **أداة الربط بين**



* understanding performance


- ① Algorithm "Sorting" : number of operations to be executed
 - ② Programming language, compiler, ISA : number of machine instructions to be executed
 - ③ Processor and memory
 - ④ I/O
- "org" من "design" كإشارة

ⓑ Use a subtraction to simplify design



ⓒ Make the common case Fast

Ex: CPU₀ 90% addition add (1ns)
 10% division divide (10ns)



* الأفضل نسخ الـ "common case" عشوائياً بطرح الـ Time أقل.


add 0.2 nsec add 1 nsec
 divide 10 nsec divide 5 nsec ~ "nanosecond"

low operation → 90 add
 10 divide

Time CPU₀ : $90 \times 1 + 10 \times 10 = 190 \text{ ns}$
 Time CPU₂ : $90 \times 1 + 10 \times 5 = 140 \text{ ns}$
 Time CPU₁ : $90 \times 0.2 + 10 \times 10 = 118 \text{ ns}$

ⓓ performance via parallelism (تشتتوا بالتوازي)


Ex:



4 Programms (تشتتوا بالتوازي)

* لما نحلطهم مع بعض بالتوازي يقل الزمن

ⓔ performance via Pipelining



تقسيم خط التنفيذ أكثر من قسم
 لتسريع مراحل العمل وهو
 جزء من الـ Parallelism

* كل ما تدخلنا مرحلة ونروح للي بعدها بنقدر نرجع نستخدم المرحلة اللي قبل.

F) Performance Via prediction

Ex:

```


if (condition) →
{
}
else
{
}

```

لهذه الطريقة نستخدم الشيء قبل معرفة نتيجة ال condition إذا كان False / true . فمثلاً نتنبأ أن النتيجة True ونقوم بتنفيذ جملة ال "IF" ونسبة نجاح هذه الفكرة غالباً نضعها 50% ولكن إذا كانت أقل من 50% فهي غير مجدية . وإذا 50% بدون فائدة .

G) Hierarchy of memories (تخزين ال data في أكثر من مكان)


Ex:



H) Dependability via redundancy. (تخلي أكثر من نسخة ال component للاحتياط)


(استفيد منها في حال خربت وحدة مثل كمان كمن ال cpu)

1.3



29/9/2019

Component of a computer :




YASSIN

No: -----

Date: -----

* bit map



Size of bit map :

- ① Screen Size .
- ② Resolution .


* buffer = \rightarrow

* Datapath : Example of datapath component : * MUXes * Decoders

* Adder/subtractors

* Control unit :

(control unit



* Apple A5 :

A5

* A safe place for Data

The difference between : cache : static RAM / 6-invertes (أسرع)

Main Memory : Dynamic RAM / one capacitor (أبطأ)

* Memory ما يتوسع كل شيء يتغير المعلومات أو ال data المستخدمة حالياً في ال hard و إذا كانت ال Computer بتخزن البيانات مخزنة في ال Magnetic disk

	DRAM	Magnetic disk	Flash
Price / GByte	Expensive 5\$	cheap (0.05% - 0.1%)\$	Moderate (0.75% - 1%)\$
Access speed	Fast (50-70) ns	slow (5-20) ms	Moderate (5-50) μ s
Volatility	Volatile	Non-Volatile	Non-Volatile
Wearout	N/A	N/A	1,00,000 - 1,000,000 writes



معناها إنه الأشياء
تخرب أو يبطل
مستخدم

1.5 Defining performance :

* Performance مرتبطة بال Time *

Response (Execution) (Elapsed) (wall clock) time :
الزمن الذي يحتاجه من البداية للنهاية لأداء ال Task وتنفيذها

Throughput : مقدار الوظائف التي سويتها خلال وقت معين



* Performance = $\frac{1}{\text{Execution time}}$, X is n times Faster than Y

العلاقة بين سرعة الأداء

$$\frac{\text{Performance X}}{\text{Performance Y}} = n = \frac{ET_Y}{ET_X}$$

Ex: CPU A = 10 sec -> better than B
CPU B = 15 sec

$$\frac{ET_B}{ET_A} = \frac{15}{10} = 1.5$$

مقدار الزيادة عن 1

A is 1.5 times faster than B => A is 0.5 x 100% = 50% faster than B




1/10/2019

Ex: CPU A = $\frac{1}{15}$ sec
CPU B = $\frac{1}{5}$ sec

$$\frac{\frac{1}{5}}{\frac{1}{15}} = \frac{15}{5} = 3$$


A is 3 times faster than B => A is 2% faster than B

* idle time : الوقت الذي ينتظره البرنامج ما يعمل اشياء




$$\text{System performance} = \frac{1}{\text{Elapsed Time}}$$

CPU time :



$$\text{CPU Performance} = \frac{1}{\text{User CPU time}}$$

Ex : $P_1 \rightarrow \text{CPU time} = 10 \text{ ns}$



مثلاً كالوظيفة التالية :



$$C = a + b ;$$

$$D = a \% e ;$$

CPU : Sequential system \rightarrow يعني يتخزن البيانات التي قبلها ويستخدمها
 \hookrightarrow CPU : synchronous sequential system

EX : $C = a + b ; \Rightarrow$

$$D = c \% e ;$$



EX : 10^{-12}

$$\text{Clock cycle time} = \text{Clock Period} = 250 \text{ ps} = 0.25 \text{ ns}$$

$$\text{Clock frequency} = \text{number of cycles per second (HZ)} \text{ (التكرار)} =$$

$$F = \frac{1 \text{ sec}}{250 \times 10^{-12} \text{ sec}} = \frac{10^{12}}{250} = \frac{1000 \times 10^9}{250} = 4 \times 10^9 \text{ HZ} = 4 \text{ GHz}$$

clock rate \rightarrow تسمى أيضاً




User CPU time = CPU clock cycles X clock cycles time


= $\frac{\text{CPU clock cycles}}{\text{clock rate (F)}}$

* user cpu performance = $\frac{1}{\text{user cpu time}}$

رج أكبر ما أكتب كلمة user لأن المعروف إنه اللي بيستخدمها « user CPU »



↑ هون قلت ال " cycles " بس clock cycle زلت و لكن CPU time قل .
 * هون زلت ال " cycles " بس قلت clock cycle و ال CPU time قلت زيادة وهو أفضل حد



Ex 8 $F_A = 20 \text{ Hz}$

cpu time A = 10 secondes

cpu time B = 6 sec

cpu clock cycles B = 1.2 X cpu clock cycles A

$F_B = ??$

Sol : CPU time = $\frac{\text{CPU clock cycles}}{\text{clock rate}}$ $\Rightarrow 10 = \frac{\text{CPU clock cycles A}}{2 \times 10^9}$

cpu clock cycles A = 20×10^9 cycle

= cpu clock cycles B = $1.2 \times 20 \times 10^9 = 24 \times 10^9$ cycles

$\therefore 6 = \frac{24 \times 10^9}{\text{clock rate B}} \Rightarrow \text{clock rate B} = \frac{24 \times 10^9}{6} = 4 \times 10^9 \text{ Hz} = 4 \text{ GHz}$

ل جيبا هيرتز

* cycle time A = $\frac{1}{F} = 0.5 \text{ sec}$

* cycle time B = $\frac{1}{F} = \frac{1}{4} = 0.25 \text{ sec} \rightarrow$. كذا الأسرع والأصغر

* $\frac{\text{Performance B}}{\text{Performance A}} = \frac{\frac{1}{0.25}}{\frac{1}{0.5}} = 1.67$

B is 1.67 times faster than A

B is 67% times faster than A


* CPU clock cycles = Instruction Count X Clock per Instruction
= IC X CPI

Instruction \downarrow IC \rightarrow \downarrow cycles كذا \downarrow instruction

* CPU time = clock cycles X clock cycle time

* CPU time = IC X CPI X clock cycle time = $\frac{IC \times CPI}{\text{clock rate}}$

Factors of IC



3/10/2019

CPU time = CPU clock cycles X clock cycle time

CPU clock cycles = IC X CPI

CPU time = IC X CPI X clock cycle time = $\frac{IC \times CPI}{\text{clock rate}}$

IC is Program, ISA, compiler

$C = a \times b + d_j$

MAD (multiplication and add) : 1 instruction

multiply 2 instruction (\downarrow \downarrow)

add 1 instruction (\downarrow)



Ex 1: $c = a * 3;$
 HLL \downarrow compiler

Assembly

Compiler 1: add t, a, a; / add c, t, a;

Compiler 2: multiply c, a, 3

Ex 2: Sorting

3, 4, 2, 0, 7, 5

HLL

HLL

10 lines

30 lines

$IC_1 \downarrow$

\neq

$IC_2 \downarrow$

\rightarrow high level language

Compiler: Assembly \leftarrow HLL \leftarrow code

* CPI: cycle per instruction.



Single cycle cpu \rightarrow "instruction" بتخلو بس ابط

Ex: compiler 1: 5 ns \rightarrow 20 ns
 compiler 2: 20 ns \rightarrow 5 ns \rightarrow multi cycle cpu

* add \rightarrow 1 cycle

* multipl \rightarrow 4 cycles


* $CPU = \frac{1+4}{2} \rightarrow CPU_{avg} = 2.5$

* 30 add / 70 multiply \rightarrow CPU avg حسب تساهم

Examples :

* CPU time = CPU clock cycles x clock cycle time

* = IC x CPI_{avg} x clock cycle time
Instruction count



* Same ISA $\xrightarrow{\text{high}}$ Same compiler (Page 33 öbürle)

EX Page-33 : CPU time A = $IC_A \times 2 \times 250 \times 10^{-12} = 500 IC_A \times 10^{-12}$

CPU time B = $IC_B \times 1.2 \times 500 \times 10^{-12} = 600 IC_B \times 10^{-12}$

$\frac{\text{CPU time B}}{\text{CPU time A}} = \frac{600 IC_B \times 10^{-12}}{500 IC_A \times 10^{-12}} = 1.2$

= A is 1.2 times faster than B

= A is 20% times faster than B

Same ISA and same compiler \rightarrow Page 33

Ex 8	Instruction	add	Mul	load
	CPI	5	10	20

CPU Avg \rightarrow Relative frequency

Instruction	Relative frequency
add	50%
Mul	20%
load	30%

* Arithmetic Average CPI = $\frac{5+10+20}{3} = \frac{5}{3} + \frac{10}{3} + \frac{20}{3} = 11.67$

* Weighted Average CPI = $5 \times 0.5 + 10 \times 0.2 + 20 \times 0.3 = 2.5 + 2 + 6 = 10.5$

$$b = \sum_{i=1}^n CPI_i \times \frac{IC_i}{IC_{total}}$$

IC \rightarrow relative frequency \rightarrow $\frac{IC_i}{IC_{total}}$

Ex 8 IC 5 2 3



بشكل النسبي

relative frequency $\rightarrow \frac{IC_i}{IC_{total}} \rightarrow \frac{5}{10}, \frac{2}{10}, \frac{3}{10}$

* $CPI_{avg} = \frac{CPU \text{ clock cycles}}{IC_{total}} \rightarrow$ weighted Avg. \rightarrow $\sum_{i=1}^n CPI_i \times \frac{IC_i}{IC_{total}}$

* $cpu \text{ clock cycle} = IC_{total} \times CPI_{avg} = IC_{total} \times \sum_{i=1}^n CPI_i \times \frac{IC_i}{IC_{total}}$

* $cpu \text{ clock cycle} = \sum_{i=1}^n CPI_i \times IC_i$

Ex 8	Instruction	add	multi	load
	CPI	5	10	20
	IC	5	2	3

evaluate cpu clock cycles?

$= IC_{total} \times CPI_{avg} = 10 \times 10.5 = 105$


$\sum_{i=1}^n CPI_i \times \frac{IC_i}{IC_{total}}$

$= 5 \times \frac{5}{10} + 10 \times \frac{2}{10} + 20 \times \frac{3}{10} = 10.5$

or

$cpu \text{ clock cycle} = 5 \times 5 + 10 \times 2 + 20 \times 3 = 25 + 20 + 60 = 105$ (هذا هو الجواب)

* \rightarrow relative frequency \leftarrow IC \rightarrow $\frac{IC_i}{IC_{total}}$ \rightarrow "CPIavg" \rightarrow $\frac{CPU \text{ clock cycles}}{IC_{total}}$



\rightarrow Hardware \leftarrow compilers \leftarrow \rightarrow Hardware \rightarrow نفسها بالترتيب

No:

Date:

CPU clock cycles

الوقت المطلوب

* CPU time Seq 1 = $\left(\sum_{i=1}^n IC_i \times CPI_{avg} \right) \times \text{clock cycle time} = \sum (CPI_i \times IC_i)$
 x clock cycle time (*الوقت الذي تستغرقه Hardware في تنفيذ البرنامج*)

CPU time Seq 1 = $1 \times 2 + 2 \times 1 + 2 \times 3 = 10$

* CPU time Seq 2 = $1 \times 4 + 2 \times 1 + 3 \times 1 = 9 \rightarrow$ *الوقت الذي تستغرقه*

Hardware في تنفيذ البرنامج

$CPI_{avg} \text{ Seq 1} = \frac{10}{5} = 2$

$CPI_{avg} \text{ Seq 2} = \frac{9}{6} = 1.5$

$$\text{CPU time} = \boxed{\text{CPU clock cycles}} \times \text{clock cycle time}$$

$$\text{CPU time} = \boxed{IC \times CPI_{avg}} \times \text{clock cycle time}$$

$$\text{CPU time} = \boxed{\left(\sum_{i=1}^n IC_i \times CPI_i \right)} \times \text{clock cycle time}$$

$$* IC \times CPI_{avg} = \sum_{i=1}^n IC_i \times CPI_i \Rightarrow \boxed{CPI_{avg} = \sum_{i=1}^n CPI_i \times \frac{IC_i}{IC}}$$

Relative frequency ↙


$$* CPI_{avg} = \frac{\text{CPU clock cycles}}{IC}$$

* Note: Same ISA + Same compiler \Rightarrow Same IC_i and Same IC_{total}

* Note: Same hardware (cpu) \Rightarrow - Same clock cycle time (clock Rate)

- Same CPI_i

CPI_{total} نفس نفس



CPI_{total} / CPI_{avg} نفس نفس نفس نفس نفس نفس

YASSIN

No: _____ Date: _____

Solution example Page 36 %

$$\frac{\text{Performance 1}}{\text{Performance 2}} = 2 = \frac{\text{CPU time}_2}{\text{CPU time}_1} = \frac{\text{CPU clock cycles}_2 \times \text{clock cycle time}}{\text{CPU clock cycles}_1 \times \text{clock cycle time}}$$

$$= \frac{\sum_{i=1}^3 IC_i \times CPI_i}{\sum_{i=1}^3 IC_i \times CPI_i} = \frac{2 \times 1 + ? \times 2 + 2 \times 3}{1 \times 1 + 2 \times 2 + 4 \times 3} = 2$$


* Summary %

$$\text{CPU time} = IC \times CPI_{avg} \times \text{clock cycle time}$$

$$= \frac{\text{Instruction}}{\text{program}} \times \frac{\text{clock/cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{cycles}} = \text{Seconds / program}$$

$$* CPI_{avg} = \frac{\text{CPU clock cycles}}{IC_{total}}$$

Chapter 2 %



- Fixed length
- Simple functionality
- Fast execution
- variable length
- complex functionality
- Slow execution

* Arithmetic operation

* ما يقع إلا 3 operands في destination (الكانالي جزئياً عليه) ← Sources ← [] ← + ← [] ← destination

Ex 8 add a, b, c ⇒ a = b + c

a = b + c + d + e ;

↓ compiler

هنا الكانالي جزئياً عليه

add a, b, c ⇒ a = b + c ;

add a, a, d ⇒ a = a + d ;

add a, a, e ⇒ a = a + e ;

* نفس ال operand يقع يكون destination, Source

* إذا بي better performance لازم يكون تكاملية أعلى كمان يكون Simple

Ex 8 add t0, g, h

add t1, i, j

→ هنا بيأخذ more temporary

sub f, t0, t1 ; ⇒ f = t0 - t1 Sources

الرقم الذي يدرك تلج منه الرقم الذي تخرج منه

* لازم في ال sub يكون بالترتيب ال operand


add f, g, h


sub f, f, i

sub f, f, j


other ex

8/10/2019





Register file (Design II)



* Note :
 $add\ c, a, b \Rightarrow add\ X_5, X_7, X_5$
 destination \leftarrow write
 Source \rightarrow "read"

$(2^5 = 32)$ عدد ال bits: 5

* Note : * 8-bit = byte
 * 32-bit = word


* 64-bit = double word

* يستخدم 32 register : لأنه كلما جرت ال register file بحيز ابطأ ق 32 يكون سريع والعدد مقبول

* كل ما يزيد عدد ال bits بحيز أحسن لأنه بيقل سيرة ال "Instructions"

EX (Page 8 ch 2) :
 $add\ X_5, X_{20}, X_{21}$
 $add\ X_6, X_{22}, X_{23}$
 $sub\ X_{14}, X_5, X_6$

Ex :
 $add\ X_{19}, X_{20}, X_{21}$
 $sub\ X_{19}, X_{19}, X_{22}$
 $sub\ X_{19}, X_{19}, X_{23}$



* رج افترض انه اي شيء كت ال "register" بسمية "memory"

* To apply arithmetic operations &

① Load : reading from memory and writing to the register file (RF).

② Store : reading from RF and writing to the memory.

Ex : int Array - B[10];

"64-bit" ← سيكون كل element في هذا الـ 64-bit


0x1234ABCD FE081765

← الـ least sig بتخزن

بالأول وهكذا

الرقم هو الرتبة رقم

انظر رتبة




* Important : actual Memory address = base address of the Array + (index * size)

تطبيق المثال

Actual memory address = 16 + (index * 8)
= 16 + 1 * 8 = 24

لهذا العنصر المتغير الباقي ثابت

"register file"



"base address of the Array" ← يكون متغير فيه ← base register


"index * size" ← يكون متغير فيه ← offset

Ld X28, 32 (X18)

offset ← base register


(X28) ← memory [32 + (X18)] destination
له هي وظيفة الـ CPU

* Store (Sd) , d X₂₈, 32 (X₁₈)



بقراءة
Memory [32 + (X₁₈)] ← (X₂₈)
هون بقراءة ال address وبتخزن في Memory
هون مافي destination

13/10/2019



EX 8 Ld X₂₈, 32 (X₁₈)

offset ← base register

بط كانت مثلا 4
CPU → 32 + (X₁₈) = 36

و بروج يطلعها بال RF من X₂₈

* (X₂₈) ← Memory [offset + (X₁₈)]

EX 8 Sd X₂₈, 32 (X₁₈)


* Memory [offset + (X₁₈)] ← (X₂₈)

Ex: write an instruction that reads the memory starting from address 8 and write the data into register X₁₇?

Sol: Ld X₁₇, 8 (X₀)

لان X₀ دايما بتبليش من 0

Ex 8 $g = h + A[8]$ index
 X_{20} X_{21} add X_{20}, X_{21}




Sol 8 Ld $X_5, 64 (X_{22})$

8 ← ضبط ال index →

* المكان اللي بيلش فيه يسمى (Starting address) / (base address)

* $offset = index * size \text{ in bytes}$

لح ونا حسابها هو ثابت = 8



* $Memory \text{ address} = (\text{base address register}) + (\text{index} * \text{Size in byte})$ ← offset

Ex 8 $A[12] = h + A[8]$ Page 14

* إذا شوف Array على اليمين بيكون load ولما تكون ال Array على اليسار بيكون Store

Sol 8 Ld $X_6, 64 (X_{22})$

add X_6, X_6, X_{21}

Sd $X_6, 96 (X_{22})$

عادي كتبها مرتين وبقدر اكتب بال add

X_7 بدل X_6 بس اذا هيك بخط بال Sd

X_7 الفرق بوعاى الطريقة ابي استخدمت

(more registers)

Ex 8 $A[12] = h + A[8]$

$X_{22} \leftarrow g = A[8] - h$

Sol 8 Ld $X_6, 64 (X_{22})$

add X_7, X_6, X_{21}

Sd $X_7, 96 (X_{22})$

Sub X_{22}, X_6, X_{21}

عشان اضيفت Sub ما كتبتا التئين
 X_6 عشان X_6 ما تئين وانظر اكتب
 كمان Ld قبل ال Sub ، فوجت خليت
 بال add X_7 لاني محتاج X_6 لتحت
 فما بغيرها.

* إذا بقي أجيب Value جديدة أوديعها على RF بس هو هيليان بغير اختيار أقل Register رح استخدم ال data تبعته وبضحي فيه وبعده عال Memory وبيودي ال Value مكانه

* Immediate operands 8

Ex 8 $B = A + 4$; \Rightarrow addi x21, x20, 4

هلي بسمحك تخلي القيمة الثالثة ثابتة . وهي أسول منا استخدام ال add لأنك حترضتر تسوي Ld . وبسمح addi للثابت يكون + أو -

$D = B - 3$; \Rightarrow addi x8, x7, -3

$E = A + B + 2$; \Rightarrow addi x7, x7, 2

بسمحك كل ثابت بـ range * addi \rightarrow معينة .
* لو كانت 3-ب هون بخطر أعل Ld

* The constant zero 8

Ex 8: $D = 3 - B$; \Rightarrow sub x10, x0, x9

أنا أخترته
معناته هون
قزن -B
addi x8, x10, 3

15/10/2019

* Binary integers :

* In any number with base (r), the value of the ith digit (d)

value = $d \times r^i$
value = $1 \times 2^2 = 4$
E.X : 0 1 1 0 \Rightarrow value = $1 \times 2^1 = 2$
 ↓ ↓ ↓
 2 1 0

e.x : $X_5 = b_3 \dots b_2 b_1 b_0 \rightarrow \dots 1111 = 2^4 - 1$
 $= b_3 \times 2^3 + \dots + b_1 \times 2^1 + b_0 \times 2^0$

* أكبر قيمة يقدر أمثلها إنه يكون كل ال bits = 1

e.x : $\begin{matrix} 1 & 1 & 1 & 1 \\ 3 & 2 & 1 & 0 \end{matrix} = 2^4 - 1 = 15$

* overflow = إنه الناتج ما يكون بوسع عدد ال bits المتاحة لي (64-bits) في RISC-V. بنوك الخيار للمستخدم كيف يتعامل مع ال overflow، هي ما يتحمل انتهى

* Signed Binary Integers :

الموجب يعبر عنه بـ (0) والسالب يعبر عنه بـ (1)

3 Representation of signed number :

① sign-magnitude آخر bit إذا كانت 1 ← العدد سالب وإذا 0 ← العدد موجب →

e.x : $\begin{matrix} 0 & | & 100 \\ + & & 4 \end{matrix} = +4$

* أكبر عدد فيه = 1111...1 وأكبر عدد = 0...111

② 1's complement باقي أوكس كل bit ونفس ال sign بنعبر عالموجب بـ (0) →

e.x : 0001 → (+1) والسالب بـ (1)

1110 → (-1) * أكبر رقم = 0111...1 = $2^{n-1} - 1$ وأكبر رقم = 1000...0 = $-(2^{n-1})$

③ 2's complement وهي المستخدمة. وطريقتهما بضرب ما شئت من اليمين لليسار حتى ما أول

أول 1. بتزله وبعكس كل اللي قبله. والموجب يعبر عنه بـ (0) والسالب بـ (1)

$b_{n-1} \dots b_1 b_0 \Rightarrow \text{value} = b_{n-1} \times -2^{n-1} + \dots + b_1 \times 2^1 + b_0 \times 2^0$

أكبر رقم = $2^{n-1} - 1 = 01111\dots$ وأكبر رقم = $-2^{n-1} = 10000\dots00$

* 2^{n-1} مش موجود بال 2's complement وهي الويدة اللي ارجا 0 بتمثيل واحد مش + و-

* (+16) 0 0010000

+ (-24) 1 0011000

→ 1 0101000

هيك بال Signed وهذا خلاص فصرنا نستعمل

2's complement → شتان يطوع الناتج الصح

* Note : $x + (-x) = 2^n - 1$

* Most Significant bit →

هي اللي بتحدد العدد موجب ولا سالب

e.x 8 $(1111)_2 = (-1)_{10}$ 2's complement بال

$$\hookrightarrow 1 \times 2^0 + 1 \times 2^1 + 1 \times 2^2 + -1 \times 2^3 = 1 + 2 + 4 - 8 = -1$$

E.x 8 +16 00010000

-24 11101000

11111000 $\rightarrow = -8 \rightarrow$ 2's comp لما أعل

00001000 \hookrightarrow

$$24 = 00011000$$

$$-24 \rightarrow 2's \text{ comp} = 11101000$$

* الطريقة لإيجاد ال 2's complement

① a) 1's complement

b) add 1

② أمثلة من اليمين للسيار أول 1 ينزله وبعين بعكس كل اللي بعده

$$* X + \bar{X} = 111 \dots 1 = 2^n - 1 = -1$$

$$X + \bar{X} = -1 \Rightarrow \boxed{-X = \bar{X} + 1}$$

negation (على حسابية) \hookrightarrow complement

$$* X + (-X) = 2^n$$

$$X + (\bar{X} + 1) = (X + \bar{X}) + 1$$

$$\Rightarrow 1111 \dots 1 + 1 \Rightarrow 1000 \dots 000 \Rightarrow 2^n$$

e.x: -2 (1 --- 11111111 0) 64 (2's comp) باستخدام

$$\hookrightarrow +2 = 0 \dots 00010$$

* Sign extension : اَبِّ اكبر الرقم

① unsigned number :

e.x : $+2 = 0000\ 0010 \Rightarrow 0000\ 0000\ 0000\ 0010$

بزيد اصفار على اليسار

② signed number : most significant bit

بزيد حسب ال

e.x : $+2 = 0000\ 0010 \Rightarrow 0000\ 0000\ 0000\ 0010$

على اليسار

$-2 = 1111\ 1110 \Rightarrow 1111\ 1111\ 1111\ 1110$

* Note: add / sub

load / store x_7 , offset (x_7)


addi 64-bits $x_5, x_{10}, 5 \rightarrow 12\ bits$

Signed extension \rightarrow الشرح مفصل بعدين

2.6 : representing Instructions :

- * 32-bits كل شيء يكون
- * Formats موزعين حسب حسب
- * Regularity \rightarrow منتظم (قريبه)

R-Format : register format



بسطا على تحديد نوع ال instruction


ثابت دائما =

e.x : $add\ x_6, x_5, x_7$


رقم ال destination \rightarrow له هو بتخزن و $0010 = x_6$ انه يعطيني مساحة اختيارية.

$2^7 = 128\ instructions$

opcode + Funct 3 + Funct 7 $\rightarrow 2^{17}\ instructions$




17/10/2019




** Very Important Note **

64-bit \leftarrow data \downarrow *
 32-bit \leftarrow instruction \downarrow *

\Rightarrow 32-bit add rd rs, rs2
 add x7, x5, x6



" هذا هو ال Machine code "




بي انجلي ال Code
 Assembly

يحول من 16 البت Binary
 ال Assembly

256 double word *

* تقريبا *

* RISC-V I-format example :



2047 byte \uparrow
 2048 byte \downarrow

offset / imm \rightarrow

extension \leftarrow

addi rd, rs1, imm

ld rd, offset(rs1)

12-bit \leftarrow 64-bit

يستخدم في ال 1

2

* Note: 2's complement

$$0111 \dots 1 = + (2^n - 1) = + 2047$$

أكبر نطاق \Rightarrow


$$1000 \dots 0 = -2^n = -2048$$

أقل نطاق \Leftarrow



* RISC-V S-format Instructions

تستخدم في store instructions

\hookrightarrow sd, rs₂, offset (rs₁)



* المقارنة \Rightarrow جميعهم في نفس المكان بينما ال imm يتغير مكانه \swarrow



Regularity

(الوظيفة) \Rightarrow تنبؤ

index * Size = 8

ex page 35

Ld x₉, 240(x₁₀)

add x₉, x₂₁, x₉

addi x₉, x₉, 1

Sd x₉, 240(x₁₀)

* Note: Binary compatibility لديه, (standard) لديه

20/10/2019

* Logical operations Page 37.

* Shift Immediate operations § Page 38

* Shift left logical "Slli"

* Shift right logical "Srlr"

Ex: ① Slli rd, rs1, imm 0106 ← 0010 ← 0

② Srlr rd, rs1, imm 0001 ← 0 → 0010

Ex: Slli x6, x5, 10

64-bits

x5 = [0 ————— 000010] ← 0000000000

← رج يتخزن في x6 في x5 ما بتغير قيمته

x6 = [0 ————— 0100000000] 2048

2¹⁰ ↓ 2¹⁰

* اسمهم logical لأنه الأرقام بجنبهم "unsigned"

* أكثر شي بقدر أسويه Shift بدون ما أحفر ال Register هو (63 bits)

لأنه لو 64-bits رج يتكفر . ← أكبر قيمة Shift = 111111 (63)

أقل قيمة Shift = 000000 (0)

* add x, x0, x0

* هناك طرق لتمفير الرقم بدون Shift له 64-bits عند §

* أكثر من حالة

* Shift left إذا بنما مياثر على الإشارة لازم يكون الرقم بغير لأنه ممكن تتغير الإشارة

Slli [10000000] ← 0 * هيك بتغير §

Slli [111111 -- 0] ← 0 * هيك ما بتأثر §

* Shift right إذا كان Positive ما بتأثر إشارته أما إذا كان Negative عاود بتحول

* Srlr 0 → [0]

* Srlr 0 → [1]

* أما إذا كان الرقم unsigned عادي استخدم Shift right زي ما بدر

* Page 41 (ori)

هون Source واحد بس عادي
 or → immediate % 0x FFF

0x FFF
 ↓
 hexadecimal → 1111 1111 1111

⇒ (I-Format) حستوم

Xori Xa, X10, 0x FFF

حيكون تا جوا كلوا (1)

and عادي
 → immediate % 0x FFF
 1111 1111 1111 ← 0x FFF

* 1 ⊕ 1 = 0 1 ⊕ 0 = 1
 0 ⊕ 0 = 0 0 ⊕ 1 = 1

XOR → I-Format

Ex: write a code that store 2's complement of register X7 in X5:

« هناك طريقتين »

⇒ ① Xori X5, X7, 0x FFF ⇒ ② Sub X5, X0, X7
 addi X5, X5, 1 complement negation
 ↳ negation بيوزنا امر بمرطيت

* Conditional operations & *branch equal (beq) *branch not equal (bne)
 * Branch to a labeled instruction if a condition is true.

ex: (تغير في ال control) (توقع)
 branch equal (beq) ⇒ beq rs1, rs2, Label
 if (A == B) هاي كانها
 ↳ LL بنرجع
 Exit ⇒ حسب
 loop المطلوب

ex page 43 8

f, g, h, i, j
 ↓ ↓ ↓ ↓ ↓
 X19 X20 X21 X22 X23
 beq X22, X23, IF → true انا كانت
 Sub X19, X20, X21 →
 انت سمي زي ما بك
 IF: add X19, X20, X21
 Exit: - - -

هاي اذا طلوعا مش متساوي يعني هاي كانها ال "else"

beq X0, X0, Exit →
 يعني اطلع بعد ما نفذ ال branch



* (تأني code)

```

bne (branch not equal) X22, X23, Else
add X19, X20, X21
beg X0, X0, Exit
Else: sub X19, X20, X21
Exit: - - -
    
```

EX 8 (مس) page 44

While (save[i] == k) i += 1

Sol 8 كأيهايك → while (save[i] == k) i++;

i = X12 → هاي في register

load أنا بعمل

k = X24 → وهي في register

لأنه حتف لو كانت k == save[i]

base address of array X25

حعمل نفس الشيء لأن عريفان
 ٤ مش تخزين بس check

(8 * i + 25) بي أعدهيك

Loop: Sll i, X10, X22, 3

add X10, X10, X25

Ld X9, 0(X10)



علت كل هذا عشان أخلي هذا constant


bne X9, X24, Exist

addi X22, X22, +1 →

بس هييك بنكب

beg X0, X0, Loop

Exit: - - -



beg X9, X24, cont

beg X0, X0, Exit

cont: addi X22, X22, +1

beg X0, X0, loop

Exit: _____

27/10/2019

Four instructions :

blt : branch if less than \rightarrow e.x $a > b$

bge : branch if greater than equal \rightarrow e.x $a \leq b$

beq : branch equal \leftarrow مناهون بتفرقها

bne : branch not equal

EX : Page 45 :

blt X23, X22, L1

beq X0, X0, Exit \rightarrow Condition يكون بينهم اشق عشان ما يصير ال

L1: addi X22, X22, +1

علت الفاضي .
مارح تنفذ إلا إذا كان $a > b$

Exit: - - - - -

or :

$a > b \Rightarrow a \leq b$ (كسول)

bge X23, X22, Exit

addi X22, X22, +1 \rightarrow مارح تنفذ إلا إذا كان $a > b$

Exit: - - - - -

* Note : X5 : 1111 00 --- 0 \rightarrow unsigned

X16 : 0111 0000 ... 0 \rightarrow Signed

وإذا بدى أخلي unsigned بضيف حرف 0 بالآخر \leftarrow

* Bounds check shortcut :

هون ال compiler به يتأكد

e.x : Size = 10

A [j]

انه لازم بين

$0 \rightarrow 9$

$0 \leq j < \text{Size}$

$\rightarrow X_{11}$

ال Size

$X_{20} \leftarrow$

الي هو 0-9

bge X20, X0, L1 \rightarrow بينهم

L1: blt X20, X11, L2 \rightarrow beq X0, X0, \rightarrow out of bounds

L2: code ال تكله ال \rightarrow beq X0, X0, \rightarrow out of bounds

or

bgeu X20, X11, out of bounds \rightarrow عشان اخبر اول شرط $z \leq 0$

أنا ضامنة انه مو بي

لو كانت Z ← Negative أو Positive رح يقدر يقارن باستخدام
 ال instruction ← $bgeu\ X_{20}, X_{11}$, out of bounds ← لأنه بتعامل مع ال unsigned

هو نرح يعنى X_{20} موجب واكبر
 لأنه بتعامل ببرنامج unsigned
 ex: $X_{20} = 1$ ---
 $X_{11} = 0$ --- } →
 ل تايمنا موجبة
 ففي كلا الحالتين حياخدك على ال out of bounds

* compiling Loop statement :

* For loop

* case / switch

ex: $i = X_5$, base address of save in X_{20}

↓
 Page 43

add X_5, X_0, X_0

add $X_6, X_0, \#10$

Loop: bge $X_5, X_6, Exit$

Slli $X_7, X_5, 3$

add X_7, X_{20}, X_7

Ld $X_9, 0(X_7)$

Slli $X_9, X_9, 1$ → Zero

Sd $X_9, 0(X_7)$

Zero ←

addi $X_5, X_5, 1$

beg $X_0, X_0, Loop$

Exit: _____

* memory address = base + offset
 = base + index size
 = base + index $\times 8 \rightarrow \approx 2^3$

e.x 8 Switch (n)

```

case 1: ----- L2 X20      if (n == 1)
    break ;                ----- ;
case 2: ----- =>      else if (n == 2)
    break ;                ----- ;
:                          :
default: -----      else ----- ;
    break ;
    
```

```

=> addi X5, X0, 1
    bne X20, X5, L2
    -----
    
```

```

beq X0, X0, Exit -> break بدل
    
```

```

L2: addi X5, X0, 2
    bne X20, X5, Else
    -----
    
```

```

beq X0, X0, Exit
    
```

```

Else: -----
    
```

```

Exit: -----
    
```

هون عدد ال Instructions جبا عالي
 فهناك طريقة أسود.
 = 100 Switch (ح نزيد) 3 * 100
 = 300 instructions

Instruction memory

12	32-bit
8	32-bit
4	32-bit
0	32-bit

Data memory


n=3	16
n=2	8
n=1	0

branch address table

مترتبة ال address

بروح عند ال Memory تنفيذ
 ال address تبع 0 وسكنا

هون بلنت
 case اول
 n=1




29/10/2019

Slide 49: beq rs₁, rs₂, label

No branch targets ← address of the target instructions
 بس اول اشي بدعير

2.8 : Slide 50 :

EX :



* Slide 51 : jump and link (jal)

jal rd₁ label
 ↓
 x₁


address
 ↑

0	add	return	عشان نقل
4	Sub	address	بنحن ال address
8	ld		+4
12	jal	x ₁ , sum	
16	---		x ₁ = 16

Program counter (PC)

القيمة ثابت ال address

PC + 4




* jump and link register (jal r)

jal rd, offset (rs₁)

① (rd) ← $\underbrace{PC + 4}_{\text{of "jal r"}}$

② (pc) ← offset + (rs₁)

ex: 0 add Sum ----- * هاي متزنين
 4 sub فيها 16 و offset = 0
 8 Ld -----
 12 jal x, Sum -----
 16 -----



* unconditional branch * الشرط دائما متحقق

« بعللوا بعض »


beg x₀, x₀, Exit ≡ jal x₀, Exit

Slide 52

Stack: last in First out "LIFO"

push → store

pop → load



* إذا احتجنا نقرأ اشئ من الـ Stack من Stack Pointer

ex: Push

sd rs₂, offset (x₂)

pop ← Ld (sp)



slide 53 :

leaf

* اسم leaf لأنه ما بنادي واحد بعده
↓
procedure

EX 6


24 = 3 * 8 : فنزوم ف : ← لأنه نزل 3 ←

push
X20, X5, X6

```

[
  addi SP, SP, -24
  sd X20, 16(SP)
  sd X5, 8(SP)
  sd X6, 0(SP)
]

```



operation

```

[
  add X5, X10, X11
  add X5, X12, X13
  sub X20, X5, X6
]

```

(X20, X5, X6)
لأنه قيموم ما بنشغير

Pop

```

[
  addi X10, X20, 0
  ld X20, 16(SP)
  ld X5, 8(SP)
  ld X6, 0(SP)
]

```



addi SP, SP, 24 → هيك يرجع ال Pointer
jal r X0, 0(X1) لمكانه الأصلي

* ما في داعي نعمل Store و load لل temporaries
بس ال Save

addi SP, SP, -8

* بهين هيك ←

sd X20, 0(SP)

add X5, X10, X11

add X6, X12, X13


sub X20, X5, X6

addi X10, X20, 0

ld X20, 0(SP)

addi SP, SP, 8

jal r X0, 0(X1)



No: Date:

Main :

$\begin{matrix} x_{10} & x_{11} & x_{12} \\ \uparrow & \uparrow & \uparrow \\ z = \text{leaf example } (7, 5, 3, 6); \end{matrix}$

$$z = 12 - 9$$

$$z = 3$$

0 addi $x_{10}, x_0, 7$
4 addi $x_{11}, x_0, 5$
8 addi $x_{12}, x_0, 3$
12 addi $x_{13}, x_0, 6$
16 jal $x_1, \text{leaf example}$

31/10/2019

ex: $n = 5$

$$\text{fact}(5) = 5 \times 4 \times 3 \times 2 \times 1 = 120$$

$$\text{fact}(1) = 1$$

$$\text{fact}(0) = 1$$

$$n = 5 \rightarrow 5 \times \text{Fact}(4) \rightarrow 24 \times 5 = 120$$

$$4 \times \text{Fact}(3) \rightarrow 4 \times 6 = 24$$

$$3 \times \text{Fact}(2) \rightarrow 3 \times 2 = 6$$

$$2 \times \text{Fact}(1) \rightarrow 2 \times 1 = 2$$

$$1 \times \text{Fact}(0) \rightarrow 1 \times 1 = 1$$

Page 58: ²⁰ fact : addi sp, sp, -16

24 sd x1, 0(sp)

* x10 x5

28 sd x10, 8(sp)

$n \geq 1$

32 addi x5, x0, 1

$n-1 \geq 0$

36 bge x10, x5, Else

⁴⁰ [addi sp, sp, 16]

44 addi x10, x0, 1

* قبل ما اعد Return

48 jalr x0, 0(x1)

لزم ارجع ال Value

بال Stack زي ما كانت *

Else: jal x1, fact X

(دايا خليه x1)

حتمه هيك

مش زي فوق

52 Else: addi x10, x10, -1 ✓

56 jal x1, fact

قيمة n باختلاف

60 addi x6, x10, 0 → x6 = fact(n-1)

ال Stack

64 Ld x1, 0(sp) x10 = fact(n-1)

68 Ld x10, 8(sp)

72 addi sp, sp, 16

76 Mul x10, x6, x10

80 jalr x0, 0(x1)

دايا يرجع ال 60

Main:

0 addi x10, x0, 4

4 jal x1, fact

8 addi x20, x10, 0

!

	Stack
x1 = 8	4
x10 = 24	8
x6 = 6	3
	60
	2
	60
الترقيم	1
x1, x10 ↓	60
x6 = 9	0
	60


* Memory layout slide 61 8

* لما أحط ال GP بالنم عشان

* (أكبر) لأنه (+) و (-)

* $Ld \quad Ld \quad (GP)$

$\hookrightarrow (-2)^{11}$ to $+(2^{11}-1)$




Virtual Address space

مقسم تقريبا من 16 kB - 64 kB

وفي ال Memory تخزن الجزء الي في الاشياء

اللي بيديها .



5/11/2019

Slide 62 8 Non leaf \rightarrow لازم اتخزن ال X_1

40 Sum : addi SP, SP, -8

44 sd $X_1, 0(SP)$

48 bge $X_0, X_{10}, Else$

52 add X_{11}, X_{11}, X_{10}

56 addi $X_{10}, X_{10}, -1$

60 jal X_1, Sum

64 beq $X_0, X_0, Exit$

Else : add X_{12}, X_{11}, X_0


Exit : Ld $X_1, 0(SP)$

addi SP, SP, 8

jalr $X_0, 0(X_1)$

الترتيب مهم لأنه

جمع بعدين بطرح



Ex Main : 0 addi $X_{10}, X_0, 3$

4 addi $X_{11}, X_0, 0$

8 jal X_1, Sum

12 addi $X_{20}, X_{12}, 0$

* اخر قيم ل :

$X_{10} = 0$

$X_{11} = 6$

$X_1 = 64$

$X_{12} = 6$

No: _____ Date: _____

OR iteration

```
long long int sum (long long int n, long long int acc)
```

```
while (n > 0)
```

```
{
```

```
    acc = acc + n;
```

```
    n = n - 1;
```

```
}
```

```
return acc;
```

Sum: bge x₀, x₁₀, Exit

add x₁₁, x₁₁, x₁₀

addi x₁₀, x₁₀, -1

bge x₀, x₀, Sum ≡ jal x₀, Sum
unconditional un

Exit = add x₁₂, x₁₁, x₀

jalr x₀, 0(x₁)

* نلاحظ الفرق بين ال 2 codes
هذا أقل كلفة وأحسن *

* Slide 65 :

* Sign extend. to 64 bits in rd :

* lb ≡ load byte (8-bit)

* lh ≡ load half word (16-bit)

* lw ≡ load word (32-bit)

* ld ≡ load double word (64-bit)

[lb] → byte of 32

[lh] → byte of 32, 33

[lw] → byte of 32, 33, 34, 35

[ld] → byte of 32, ---, 39

⇒ rd, offset (rs₁)

وذا 32 (x₀) = 32

* unsigned : Zero extend to 64 bits in rd

* lbu

* lhu

* lwu


* store byte:

* sb


* sh

* sw

* sd



0xFFBC23451978AEDB



main	
0x19	
0x78	
0xAE	
0xDB	

Slide 66 : 1000, 000, 000 → 64-bit

16 × 8 = 128-bit → 40-bit

11 × 8 = 88-bit

7/11/2019

Slide 67 : strcpy : addi sp, sp, -8

sd x₁₉, 0(sp)

addi x₁₉, x₀, 0

loop: add x₅, x₁₉, x₁₁

lbu x₅, 0(x₅)

add x₆, x₁₉, x₁₀

sb x₅, 0(x₆)

beq x₅, x₀, Exit

Exit: ld x₁₉, 0(sp)

addi sp, sp, 8

jalr x₀, 0(x₁)

* Y[i]
↓
i + base address

* x[i]
↓
i + base address

← 0x00000000 ← X₅ = 0x0000000000000067 → لو اخرجنا انا


addi x₁₉, x₁₉, 1
jal x₀, loop

YASSIN


* لا تستخدم char = الأفضلية مع unsigned

* "Slide 80" is ch 2

* 32-bit constants




-2^n to $(2^n - 1)$



بنفسنا أخطأ بسبب فوق
ال bits فالجد استخدام

* load upper immediate (lui)





$X = 0x73CD14AF$

* لاحظ المثال في الألف

Sol: lui $X_{20}, 0x73CD1$

addi $X_{20}, X_{20}, 0x4AF$

$X_{20} = 0x0000000073CD14AF$



↓ 0x00000000
مشاري يربني

0x00000 +


0x4AF +

hexadecimal

"Sign extension" ال 0

32-bit
 ex 8 X = 0x73CD18AF

1 = Sign extension



```

    => lui X10, 0x73CD2
        addi X10, X10, 0x8AF
    X10 = 0x0000000073CD18AF
    
```


لا ننتج للوحي كذا فنتجان
 اخليه صح بعد CD2

```

    Ex 2: lui X10, 0xABCDE
           addi X10, X10, 0x825
    
```

« سؤال بالكتاب »

After this code, what is the value of X10





* تعديل الـ 16-bit

$$\begin{array}{r}
 X_{10} = 0xFFFFFFFF\ ABCDE \\
 + \quad 0xFFFFFFFF\ FFFF \\
 \hline
 \end{array}$$

* Branch Addressing

* Format of Branch &



الاختلاف اللذي بينهم بسيط جدا

* توضیح لیکھو بیجا ب 2 * Ex 8

0 loop: _____

4 _____

8 _____

12 _____

16 beq x0, x0, -8

* $16 + -8 \times 2 = 0$

لے والی ہی ال loop

8-8 عدد ال inst بین ال branch

وال loop بدون ال branch

مضروب 2 x

$\Rightarrow 4 \times 2 = 8$

والسالب لأنه ال branch بالأسفل

وال target فوق ال branch

* jal rd, lable

* branch rs₁, rs₂, lable
(imm)

* Target address = PC of branch + immediate x 2

Ex 8 0 loop: _____

4 _____

8 _____

12 _____


16 _____

20 beq x0, x0, loop

Target address = PC of branch + immediate x 2

0 = 20 + immediate x 2 0000 0000 1010

imm = -10 $(-10)_{10} = (1111 1111 0110)_2$






* The immediate represents the offset in halfwords

2 halfwords = instruction ال unit


شانہیک مضروب ب 2

* مقارنہ *



↳ Sign bit کی سہولت *
* bit

* jal rd, label :



Target = PC of the jal + imm x 2

* branch => -2¹⁹ to (2¹⁹-1) halfwords

-2048 to 2047 halfwords => -4096 to 4094

± 4k bytes

± k instruction

* jal => -2¹⁹ to (2¹⁹-1) halfwords

- 512 k to 512 k

Slid 74 : * 80024 = 80012 + imm x 2
(Exit)

Exit = 6


* 80000 = 80020 + imm x 2
imm = -10

* jalr rd, offset (rs,) → ما حكيها عنه فإنه ما عنده label s

$$\text{Target address} = \text{offset} + (\text{rs}_1)$$

64-bits

Ex: →



lui X20, 0x ABCD 1

addi X20, X20, 0x23G

jalr X0, 0(X20)

or ⇒

lui X20, 0x ABCD 1

jalr X0, 0x230 (X20)

* Note: 1 2 3 0


lui X20, 0x ABCD 1 ← إذا كانت 8 فما فوق بنضيف 1

Ex: beq X10, X0, L1

bne X10, X0, L2

jal X0, L1

L2: -




± 1 MB
بعيدة ↑

* Slide 77 → (shift) المهمة تكون معك بالامتحان جدًا وضيف كليا

* Synchronization :

هذول بسجولك أيضاً إنك تنفذ ال code الي انت فيه بس وما يحير تخارب بين 2 codes أو أكثر



* المفروض تطبق أول وحدة وترجلي `0x01` بعدين أنفذ الثانية وترجلي `0x11` (2) / ولكن اذا أصبح تنفيذ العمليتين في نفس الوقت

الوقت سيصبح الناتج `0x01` وهذا سيصل باستخدام ال Synchronization * **Mutual Exclusive Region ("ME" region)** وهذا معناه انه

تنفذ Code - code ما تسمح بتنفيذ 2 codes أو أكثر بنفس الوقت

* عملية ال Check من ال Value بتبين إنوا Single

* lock , unlock & Atomic) بيجي ال cpu بشوف إذا ال lock

Value 0 → lock is free إذا كانت 0 بخلوها 1 وهيك حارت

Value 1 → lock is busy busy فويك

* طريقة الكتابة ال lock *

```
lock ( ) ; } => loop: addi X6, X0, 1
                Suxp X6, lock
                bne X6, X0, loop
```

* بكتبوا قبل ما أبلش ال code ال 2 codes زي اللي فوق ↑ كشان يربط انه ما يدخل على ال 2 codes بنفس الوقت

* بس هذا الحل ↑ فيس مستخدم في ال Risc-v لأنه بخلاف الوقت واستبدال بطريقة أخرى :

* load reserved : lr.d rd, (rs1)

* Store conditional : sc.d rd, (rs1), rs2

* load reserved &

lr.d rd, (rs1) \Rightarrow (rd) \leftarrow Memory [(rs1)]

* Store Conditional &

sc.d rd, (rs1), rs2 \Rightarrow Memory [(rs1)] \leftarrow (rs2)

* Memory

address Processor

(rs1)

P₁

(rd) = 0

(rd) != 0

(rs1)

P₂

Success

(fail) \rightarrow

* يكون فيه processor ثاني غير ال lr.d وال sc.d مستخدمه

* Swap & (X₂₀)

X₂₃

* الطريقة الخاطئة * Swap X₂₃, (X₂₀) X

* الطريقة المتيمة *


loop: ① lr.d X₁₀, (X₂₀)

③ sc.d X₁₁, (X₂₀), X₂₃

⑤ bne X₁₁, X₀, loop

⑥ addi X₂₃, X₁₀, 0

atomic \Rightarrow Fail



address

Processor

لما جوي يعمل ③ رح يلاقي نتين

وهيك ما يربط في حذف اللي من نفس

المكان بشيل X₂₀ | P₁ هيك لما جوي

د ④ حارت تزيط لإنه بس وحدة X₂₀ | P₂

EX ٥

address of variable lock is in (X20)

lock();

```

Ld X19, 64(X0)
addi X19, X19, 4
Sd X19, 64(X0)
unlock();
    
```

ME region

```

addi X12, X0, 1
loop: Lr.d X10, (X20) < 0
      Sc.d X11, (X20), X12
      bne X11, X0, loop
    
```

bne X10, X0, loop

lock

بزيهيك لانه هيك بشيك اول اذا
طلعت مش ناجحة خالص

unlock علقه <= Sd X0, 0 (X20)

* في Slide 80 ال code بخلاف شوي بالترتيب وفانده بس سرية
في ال "code".