

Digital Logic

By: Raad Abu Al soud

Summary

Chapter 3

POWER UNIT

Chapter 3 : combinational logic design.

* كل ما سبقه هو تحليل للدوائر الرقمية ، هذا الفصل يتحدث عن تصميم الدوائر و وصف آتية عملها .

Part 1

⊛ خطوات تصميم أي دائرة :-

1- معرفة الهدف من هذه الدارة وتحديد وصف لها (إذا لم يكن

موجوداً) --- Specification

2- استخراج ال Truth Table من الوصف أو ال Boolean equations

والذي يحدد العلاقة بين ال inputs و ال output

--- Formulation

3- كتابة ال Logic Function و ذلك عن طريق تمثيل

ال Truth.T بـ K-map optimization


4- رسم ال Logic diagrams من ال Function's باستخدام

NAND/Technology Mapping


Ex: design a circuit with 3 inputs, the output is "1" is the number of 1's ⁱⁿ the input value is greater than number of 0's .

x	y	z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

من خلال عدد ال 1's



$$F(x,y,z) = xy + xz + yz$$



الوصف :-
 دائرة ب 3 input و 1 output لكل output يتم رسم Kmap و Function
 * ال output هو "1" اذا كانت عدد ال 1's في ال input اكبر من عدد ال 0's
 * ال output هو "0" اذا كان عكس ذلك


Ex: Design of a BCD-to-Excess-3 code converter.

كود بيزيد 3 ارقام الى BCD

BCD → input 4 Variable

E3 → output 4 Variable Function (w, x, y, z)

A	B	C	D	w	x	y	z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
...
1	0	0	1	1	1	0	0
1	0	1	0	x	x	x	x
...	x	x	x	x
1	1	1	1	x	x	x	x




$$w = A + BC + BD$$

$$x = \bar{B}C + \bar{B}D + B\bar{C}\bar{D}$$

$$y = CD + \bar{C}\bar{D}$$

$$z = \bar{D}$$

⊗ تلاحظ ان ال input المشتركة بين ال Function هي C, D (الاشهر)



⊗ نفرض أن $T_1 = C + D$ دالة


$$w = A + B T_1$$

$$x = \bar{B} T_1 + B \bar{T}_1$$

$$y = C D + \bar{T}_1$$

$$z = \bar{D}$$

↪ هذا يس لتبسيط ال cost



Design a simple (4-bit) even parity checker that gives an output = 1 when the number of 1's is even.

W	X	Y	Z	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

1	0	1	0
0	1	0	1
0	0	1	1
1	1	0	0

even parity

F = -----


Ex: Design a 4 Bit minority fun with out put = 1 with the number of 1's Less or equal number of 0's

⊗ input = wxyz

⊗ output = F

الوحد * اذا كان عدد ال 1's اقل او يساوي ال 0's فان النتيجة هي 1

wxyz	F
0000	1
0001	1
0010	1
0011	1
0100	1
0101	1
0110	1
0111	0
1000	1
1001	1
1010	1
1011	0
1100	1
1101	0
1110	0
1111	0



$$F = \bar{z}\bar{y} + \bar{x}\bar{w} + \bar{y}\bar{x} + \bar{w}\bar{z} + y\bar{z} + \bar{w}y$$

$$F = \bar{z}(\bar{y} + \bar{w} + y) + \bar{w}(\bar{x} + \bar{y}) + \bar{y}\bar{x}$$

$$F = \bar{z} + \bar{w}\bar{x} + \bar{w}\bar{y} + \bar{y}\bar{x}$$


$$= \bar{z} + \bar{y}(\bar{x} + \bar{w}) + \bar{w}\bar{y}$$

$$= \bar{z} + \bar{y}((\bar{x} + \bar{w}) + \bar{w})$$

$$= \bar{z} + \bar{y}(\bar{x} + (\bar{w} + \bar{w}))$$

$$= \bar{z} + \bar{y}(\bar{x} + \bar{w})$$


$$F = \bar{z} + \bar{y}\bar{x} + \bar{x}\bar{w}$$



Technology mapping

* تعني تحويل الدارة من (And-or-inverter) الى
 AOL ← فقط NAND أو NOR


1. replace every "AOL" with its equivalent NAND or NOR
 2. if :



Push inverters through circuit fan-out point



Ex: using technology mapping with NAND gate only




Remember





NAND



NOR





Ex: using tech-mapping with NOR gates only.



Remark


تحويل الى
NOR



Chapter 3 Part 2

Value Fixing

* يوجد نوعان من ال single bit function




- ال transfer يعني انه ينقل القيمة كما هي دون تغيير
 - ال invert " " " " ولكن يعكسها


ال Value Fixing يعني ان ال output ثابت دائماً وهو
 إما 0 أو 1 القيمة

استخدام ال Value Fix

* For Enabling



X pass if $EN=1$, otherwise, if $EN=0$
 the output is fixed 0




* Tri-state Buffer "Enable"

* there are Two type of it:

① Active high : enable when $E=1$



② Active low : $\bar{E} = 1$



Ex: implement the function $F(w, x, y) = \bar{w}x + w\bar{x} + xy$ using tri-state buffers only.


① طرح الدالة
← map من

w	x	y	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

* قارن قيمة المتغير
الاول ب قيمة
ال output و على
نظري العلاقة
بينهم

	w	x	y	F
when $w=0$ $F=X$	0	0	0	0
	0	0	1	0
	0	1	0	1
	0	1	1	1
when $w=1$ and $x=1$ $F=Y$	1	0	0	1
	1	0	1	0
	1	1	0	1
	1	1	1	1

when $w=1$
 $x=1$
↓
 $F=x$ or $F=1$



when $w=0$
 $F=x$

when $w=1$ → Enable

→ $F = \bar{y}$ if $x=0$
→ $F = x$ if $x=1$

Functional Blocks

* من الصعب احياناً بناء دوائر رقمية باستخدام الأتلاك وال gates بسبب كبير حجم الدارة وتعقيدها لذلك نستخدم ال Blocks الجاهزة التي تقوم بوظيفة معينة ومنها

- 1) Decoder
- 2) Encoder
- 3) multiplexor (MUX)
- 4) Demultiplexor (Demux)

* احياناً تحوي هذه ال Blocks على خط إضافي هو (Enable) وهو يتحكم في عمل ال Block من ناحية on/off

T1) Decoder * يستخدم في عملية توسيع البيانات؛ أي فك ضغطها؛ حيث عنقل البيانات على شكل مضغوط ثم يحتاج إلى فك ضغطها وذلك من خلال ال Decoder


لل Decoder (1) n input حيث n هي عدد الأسلاك أو المتغيرات
(2) $m=2^n$ output
also binary code

* أنواع ال Decoder

4 - to - 16 *
3 - to - 8 *
2 - to - 4 *
1 - to - 2 *

حيث ان الشق الأول هو عدد ال inputs بينما الشق الثاني هو عدد ال outputs

*) 1-to-2 decoder




* في هذا ال Decoder يكون له 2 مخرجات
 واحدة هي (0) والباقي لا يخرج (1) والباقي لا يخرج (0)
 ويكون في ذلك عن طريق دارة ال Decoder
 ال input ال D0 عند ال input ال
 ال input ال Decoder ال D1 عند ال
 ال output ال 0

A	D ₀	D ₁
0	1	0
1	0	1

$D_0 = \bar{A}$
 $D_1 = A$

* 2-to-4 decoder



نفس الطريقة على 4 مخرجات
 ال output ال

A ₁	A ₀	D ₀	D ₁	D ₂	D ₃
0	0	1 ₀	0	0	0
0	1	0	1 ₁	0	0
1	0	0	0	1 ₂	0
1	1	0	0	0	1 ₃

$D_0 = \bar{A}_0 \bar{A}_1$ $D_2 = \bar{A}_0 A_1$
 $D_1 = A_0 \bar{A}_1$ $D_3 = A_0 A_1$

3-to-8 } نفس الطريقة
 4-to-16 } نفس الطريقة
 ال output ال

*) لا يحصل الا مخرج واحد فقط

* Building larger Decoder *

1 Decoder expansion

$$n \text{ to } 2^n$$

بناء اي Decoder تتبع مايلي

1- افرض $n = k$

2- اذا k زوجي even اقسام k على 2

3- استعمل بوابات And بعدد يساوي 2^k في المرحلة الاولى ثم بعدد يساوي $2^{\frac{k}{2}}$ في الثانية يعني output


وهكذا حتى تصبح k تساوي 1

4- اذا k فردي odd اجعل $(k+1)$ واقسم على 2

ثم استعمل بوابات And بعدد يساوي $2^{(k+1)}$


5- افر خطوة عندما تصبح $k=1$ استعمل

أما اذا



1-to-2 decoder \Leftarrow

3-to-8



$$k = n = 3 \quad *$$

$$(k+1) = 4 \quad *$$

$$2^4 = \text{عدد And} \quad *$$

$$8 =$$


$$2 = \frac{4}{2} = (\text{And})_2 \quad *$$

$$1 = \frac{2}{2} = (\text{And})_3 \quad *$$

لا نضع And واما نضع

1-to-2 decoder

then By T. Mapping / NAND



Ex: design a circuit that compares two (2-bit) numbers, A & B, and the output two bits; ~~E₁~~ E₁ & E₀ such


$$E_1, E_0 = \begin{cases} 00, & \text{if } A=B \text{ \& Both are even} \\ 01, & \text{if } A < B \\ 10, & \text{if } A > B \\ 11, & \text{if } A=B \text{ \& Both are odd} \end{cases}$$

الوصف \oplus الدارة لها 4 input حيث كل قسم مكون من ميزتين ولها 2 output
 تقوم بالمقارنة بين الرقمين (قيمة Decimal) وتخرج
 ال output بالترتيب المذكور


A ₁ , A ₀	B ₁ , B ₀	E ₁ , E ₀
00	00	00
00	01	01
00	10	01
00	11	01
01	00	10
01	01	11
01	10	00
01	11	01
10	00	10
10	01	10
10	10	00
10	11	01
11	00	10
11	01	11
11	10	00
11	11	11

مهم: تأخذ كل output على حدى ونرسم




ال K-map و ال Function و ال Diagram



$$E_1 = A_1 A_0 + \bar{A}_1 \bar{B}_1 + A_0 \bar{B}_1$$



$$E_0 = B_1 B_0 + \bar{A}_1 B_1 + \bar{A}_1 B_0$$



Building large decoder from smaller ones:

1 - تصميم large decoder من نوع واحد فقط الفرق عما سبقه فهو استخدام Enable

⊗ Build 3 to 8 decoder using 1-to-2 decoder with enable

* بما انه نوع واحد فالتقسيم عدد outputs لل decoder

الكبير على عدد output للمغير $(8/2=4)$ يعني 4 Decoder من نوع 1-to-2

⊗ نرسم decoder بعد الناتج و نبدأ من اليسار


اليمن لليساار ومن ثم نعيد القسمة مرة اخرى $(4/2=2)$

و نعيد نفس الخطوة و نرسم الناتج على يسار المجموعة الاولى

حتى يصبح الناتج صفر

اداء ال inverter

يمكن استبدال اخر decoder




⊗ يتم توصيل output كل decoder على شكل Enable للمجموعة التالية

⊗ يتم توصيل A0 الى آخر مجموعة على اساس ان A0 هي (L.S.B) و هكذا

* 1/1 طلب في السؤال استعمال inverter فاننا نستبدل
 افر Decoder بـ AND و inverter

Build 4-to-16 from 2-to-4 and inverters

$$\frac{16}{4} = 4 \Rightarrow \frac{4}{4} = 1$$



↓
 بوابات
 And
 بوابات
 Decoder
 1/1

2 - تصميم Decoder من اكثر من نوع

⊕ اذا طلب اكثر من نوع لا نستطيع استعمال القسمة لذلك نستخدم

ال truth table

⊗ لانهم قيمة ال output اكبر هو ال input و يجب ان

نجد ~~علاقة~~ علاقة بين ال inputs

Build 4 to 16 decoder using

- 3 2 to 4 decoder with enable
- 1 3 to 8 decoder with enable

1 OR-gate

العلاقة في اول 4 طانات و آخر اربعة تكون


$A_3=A_2$ (يعني اول 4 و آخر اربعة يكون A_3 و A_2)

همه ال enable الهم) يعني نستخدم 2 to 4

decoder في اول المجموعة و آخرها نستعمل ~~2~~ 2

A_3	A_2	A_1	A_0	output
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

في الوسط A_3 و A_2 بتبدل من (0) ال (1) و (1) ال (0) بس
كل 4 مرات يعني بتقدر نستعمل 3 to 8




Implementing Function using decoder

* تستخدم ال AND
 و ال NAND
 * مالة كان ال Enable
 active low
 يعني بيشتغل على قيمة 0
 * تستخدم ال OR
 على مالة كان ال Enable
 active high
 يعني بيشتغل على 1

* يمكن تبسيط اي مالة باستخدام
 n-to-2ⁿ decoder
 1
 NAND gates / AND gate / OR gate
 2


Ex: Implement $F(w, x, y) = \sum m(0, 2, 6, 7)$ using 3-to-8 decoder with active high outputs

LSB ~~MSB~~ ال مالة ال w, x, y




مالة ال output ال minterm ال

Ex: Implement $F(w, x) = \sum m(1, 2)$ using 2-to-4 with active low



ال مالة ال minterm ال
 ال NAND

ال مالة ال $\sum m(0, 3)$



ال مالة ال minterm ال
 ال AND

2 Encoder

تحويل عمل عكسي الـ Decoder فيكون تحويل البيانات الى حجم أقل

يحتوي الـ Block على 2^n input و n output


أنواع الـ Encoder

1- Normal Encoder

* 2-to-1




يقوم على إخراج القيمة الـ Binary للـ input الذي يكون له قيمة 1 ولكن لا يخرج قيمة إذا كان أكثر من 1 input عليه



00 أو 11 لا يخرج قيمة لأنه لا يستطيع تصديداً من أي طرف هو المطلوب

فئس القيمة بالـ Binary

* 4-to-2



يخرج الـ output يكون مدخل واحد فقط عليه

النتيجة هو رقم المدخل بالـ Binary

D ₃	D ₂	D ₁	D ₀	A ₁	A ₀
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	0	0
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	0	1
1	1	0	1	0	0
1	1	1	0	1	0
1	1	1	1	1	1

→ D₀
→ D₁
→ D₂
→ D₃

النوع الثاني : Priority Encoder

* يقوم هذا النوع على تحديد ال (LS.B) أو (MS.B) في ال input
 اذا ظهر عليه 1 (يعني حتى لو ظهر 1 على اكثر من مدخل
 ايضا يتحدد اذا بدنا ياه يكون الصمدل ال (LS.B أو MS.B)

4 to 2 encoder (high priority)

مثال

* يعني انه بياخذ قيمة اقل رقم
 لل inputs يلي ظهر عليه
 1 والباقي بيحول ال 1's ل X's

D ₃	D ₂	D ₁	D ₀	A ₁	A ₀	
0	0	0	0	X	X	invalid
0	0	0	1	0	0	D ₀
0	0	1	X	0	1	D ₁
0	1	X	X	1	0	D ₂
1	X	X	X	1	1	D ₃

(low priority)


* في هذه الحالة هي العكس تماما للي
 قبل يعني بياخذ اقل رقم
 للاشارة يلي ظهر عليها 1 ويحول
 الباقي ل X's

D ₃	D ₂	D ₁	D ₀	A ₁	A ₀	
0	0	0	0	X	X	invalid
1	0	0	0	1	1	D ₃
X	1	0	0	1	0	D ₂
X	X	1	0	0	1	D ₁
X	X	X	X	0	0	D ₀

* ملاحظات

* اذا كل ال inputs كانوا (0's) بيكون عنا اشي اضافي

1 Bit (Additional Bit) ويكون قيمة 1 واسمها INV



low


D ₁	D ₀	A ₁	INV	
0	0	X	1	بنا
1	0	1	0	اذا كانوا
X	1	0	0	(00)

3 Multiplexers (Mux)

- يتميز هذا ال Block بوجود جزء إضافي غير ال input وال output يسمى (selection line)
- وظيفة ال selection line هو اختيار ما هو ال input الذي سوف ~~يخرج~~ يفرج الى ال output
- يعطى هذا ال Block على
 - selection lines: n
 - inputs: 2^n
 - output: 1
- نلاحظ ان ال output دائماً واحد فقط

2-to-1 (Mux)

- ⊗ لما تكون قيمة "s" هي "0" يفرج لدينا ال output بقيمة I_0 بعضى النظر عن قيمة I_1
- ⊗ لما تكون قيمة "s" هي "1" يفرج لدينا ال output بقيمة I_1




S	I_1	I_0	D
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

S	D
0	I_0
1	I_1

* يعني قيمة "s" ال Binary هي بالي بتعدد اي input رح يطلع على ال output

4-to-1



S_1	S_0	D
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

* to Build a (Mux) we need :-

1 - n to 2^n decoder

2 - 2^n (2 input AND) \rightarrow

3 - 1 (2^n input or)

\Rightarrow عدد 2^n من AND

عدد 1 من OR 2^n

يتم ادخال Selection الى Decoder

يتم ادخال inputs الى Mux الى inputs الى AND

البيانات التي تكون الى Decoder الى output الى AND

يتم ادخال كل output الى AND الى output الى OR gate

4-to-1 Mux


$n = 2$

يعني بدنا

2-to-4 decoder

(4) 2-input AND gate

(1) 4 input or gate




64-to-1 Mux

$n = 6$

6-to-64 decoder

(64) 2-input AND

(1) 64-input or



Building larger Mux From smaller one


⊛ كنا نوعين من البناء

الاول Normal Mux كلهم نفس النوع

* ينقسم ال input لل Mux الكبير على input لل Mux الاصغر
و يستمر ذلك حتى يصبح الـ input صغير و ينقسم من اليسار لليمين

Build 4-to-1 Mux using 2-to-1 Muxes

$$\frac{4}{2} = 2 \Rightarrow \frac{2}{2} = 1 \Rightarrow \frac{1}{2} = 0$$




⊛ اول مجموعة من اليسار
بتأخذ اول Selection line
عكس مصدر (LSB)

* اذا كان من نفس النوع (انت وحظك تلاقي)

(طريقة الحل)

Build 8-to-1 Mux by usin 4-to-1 and 2-to-1



⊗ Implementing Function By Mux :-

⊗ يوجد طريقتان للتبسيط

First Approach (1)

⊗ اذا كان عدد minterms نفس عدد input ال Mux او اقله


مثلا

~~minterms 5, 6, 7, 8, 9, 10, 11, 12~~

$$F(x, y, z) = \sum_m (0, 5, 7)$$

Variable ال بتوصل ال selection مع ال minterm
 كل minterm مع ال input يلي بقابل قيمته حيث نضع عند ال 1
 نظر ال اكبر minterm
 قيمة ال اكبر ال input يلي
 يعني مسجوع



مثال



4-to-1 line Quad mux

* هاد بيكون كل input (I) فيه أربع
مداخل داخلية و اربعة output فيه 4 كمان

⊗ نكس التمام



power unit 015

* اذا كان عدد المinterm اكبر من عدد inputs ال M_{WX} مثال
(Second Approach)

$$F(w, x, y) = \sum_m (3, 5, 6) B_{y \quad 4-t_0-1}$$

اكبر من عدد input

~~* اذا كان عدد المinterm اكبر من عدد inputs~~

1) نأخذ المتغيرات من عدد ال (LSB) يعني بناخذ (w, x) ونضعهم selection line بي M_{WX}

2) يعني (L.S.B) ياله هو (y) تبسط ال Function بالنسبة ال (y) ال (y) ال (y)

y=0	m ₀	m ₁	m ₂	m ₃
y=1	m ₄	m ₅	m ₆	m ₇
F	0	y	y	\bar{y}

* نضع دوائر على المinterm المطلوبة


* اذا لم يكن هناك minterm نضع الجواب 0

* اذا كان هناك دائرة على احد المinterm يلي فوقة بعضهم

قيمة F نأخذ قيمة يلي بتقابل ال y

* اذا كان هناك دائرتين فوقة بعضهم يتكون القيمة 1


* تصبح قيم y هي قيم ال input



$$F(A, B, C, D) = \sum_m(1, 7, 11, 15)$$

msin 8-to-1

D = 0	m ₀	m ₁	m ₂	m ₃	m ₄	m ₅	m ₆	m ₇
D = 1	8	m ₉	m ₁₀	m ₁₁	m ₁₂	m ₁₃	m ₁₄	m ₁₅
F	0	1	0	0	0	0	0	1




[A] De-Multiplexers (DeMux) :

Selection lines: n مخرجات Mux

output : 2^n
input : 1

تقوم باخراج قيمة input على output ولكن بطريقة معينة

1-to-2 Demux



- فنظرا الى قيمة ال Binary ال Selection حتى نحدد على اي output
 - نخرج قيمة ال Input كما هي بدون تغيير
- يفرج I على نفس قيمة S
وانما ال D الثانية تبقى

ملاحظة ال DeMux

هو Decoder مع enable

يعني بشكل عام بتقرر تبني اى Demux من

enable + Decoder

بيكون ال input ال Demux هو ال enable


ال Decoder

بيكون ال selection هو ال inputs ال

1-to-m Demux [n-to-m decoder Decoder enable]

1 to 4 DMux By 2 to 4 decoder

input ال



Demux ال input & Enable